内存设计和验证;过程变化;IP 5克;汽车的IP。
工具
节奏公布了一个集成内存设计和验证工具,与环境bitcell设计、数组和依从者验证,和记忆特征。它利用现有仿真数据库multi-corner和蒙特卡罗分析,该公司说会导致2 x运行时改进。
Solido设计自动化拔开瓶塞PVTMC验证器,它使用机器学习来验证设计整个过程变化的光谱和操作条件。它考虑统计变化之间的相互作用和pvt识别最坏的条件下,根据公司超过100倍的速度比蛮力验证。
Synopsys对此发布光学设计软件的最新版本,增加速度调制传递函数(MTF)优化,更好的设计可视化为小,高非球面镜片,例如那些智能手机,和增强材料数据库。
知识产权
Imec宣布两个低功耗IP块未来5 g的应用程序。第一个是一个紧凑的逐次逼近模数转换器(SAR ADC),为消费电子产品设计的操作below-6GHz频带(4 g / 5 g)。第二个是一个60 ghz前端射频移相和片上收发两用切换、目标5 g固定无线接入和小细胞回程的应用程序。
节奏推出了automotive-focused IP的组合台积电16 nm FinFET紧凑的过程。它包括IP信息娱乐和ADAS系统,包括4266 -速度等级LPDDR4/4X DDR PHY和控制器和PCIe4/3 PHY和控制器,以及子系统支持MIPI D-PHYSM, USB3.1 / USB2.0传输界面,八进制SPI / QSPI UFS并与周围的千兆以太网。IP是区域——和power-optimized AEC-Q100 2级温度范围和ASIL-B准备和ASIL-C / D。
交易
Kilopass赢得了交易与诺斯罗普·格鲁曼公司,使用超低功率Kilopass OTP NVM加密密钥存储在一个0.01平方毫米先进硅处理器。处理器是DARPA项目的一部分,以防止假冒产品进入国防部的供应链。
三星不仅选择Synopsys对此的验证平台作为主要的解决方案以其高性能、低功耗移动CPU、GPU和系统IP设计。
Flex Logix加入的台积电的知识产权联盟计划。公司的eFPGA IP和软件工具可供16台积电ffc / FF +,台积电28 hpm / HPC和台积电40 ulp / LP。
UltraSoC的嵌入式分析IP可用通过SiFive的DesignShare生态系统提供调试和跟踪技术对SiFive RISC-V出类拔萃。
薄荷eFPGAs现在可用使用嵌入式SureCore低功耗SRAM IP。针对移动基站和物联网产品,eFPGA核心知识产权包括800 LUT6当量、六18位MAC和6 kb sureCore单端口SRAM的台积电28 hpc +技术节点运行在0.9 v。它可以定制各种数量的附近地区,需求方和SRAM。
人
泰Garibay加入ArterisIP为公司新首席技术官。Garibay是集成电路工程副总裁阿尔特拉,之后,英特尔的FPGA集成电路设计。奥斯汀之前他手臂的设计中心,在钛、摩托罗拉、新瑞仕,SGI,炼金术半导体。
Srikanth Rengarajan加入奥氏体回火设计系统产品和业务发展副总裁。前副主管Broadcom Rengarajan以前在AMD和Marvell举行。
事件
台积电OIP生态系统论坛:9月13日在圣克拉拉,CA。专注于台积电的设计生态系统公司,讨论包括先进的节点设计的挑战,设计支持平台,和最佳实践。
dr IP-SoC天:9月14日在上海,中国。事件将主持会议从eFPGAs,物联网,设计方法和接口IP。
DVCon印度:9月14日至15日在班加罗尔,印度。集中在设计和验证的IP, soc和电子系统,今年特性关键提示需求变更的验证,深入学习,自动汽车,下一波的验证。
IR4(第四次工业革命):认知时代:9月20日,圣荷西州立大学6-8:30pm圣何塞CA。吉姆·霍根将讨论认知科学,它汇集了从神经科学方法和发现,心理学、语言学、哲学和数据/计算机科学,以及人,动物或电脑的想法、行动和学习。
弧处理器峰会:9月26日在圣克拉拉,CA。杰夫棺材打开与主题的嵌入式视觉联盟和BDTI在人工智能和机器学习是如何改变电子产品,并发跟踪致力于硬件功能,软件和嵌入式视觉。
|
|
|
|
|
|
|
|
|
|
留下一个回复