BEOL叠加的新方法和过程描述


本文提出了一种新的方法,设计检查(DFI)叠加的特点。使用design-assisted电压对比测量,该方法使在线测试和监测过程诱导OVL和CD端行(BEOL)特性的变化与litho-etch-lithoetch(乐乐)模式。仅有的一些特性多色图案方案选择对齐d…»阅读更多

单和多模式EUV


极端紫外线(EUV)光刻最终进入生产,但铸造客户现在必须决定是否使用EUV-based单一模式实现他们的设计在7海里,还是等待,而不是部署EUV多个模式5海里。每个模式方案都有独特的挑战,使决策更困难比可能出现。针对7海里,单一模式……»阅读更多

与工厂循环次数


从平面设备转向finFETs使芯片制造商能够扩展他们的流程和设备从16 nm / 14 nm和超越,但每个节点的行业面临着几个挑战。成本和技术问题是显而易见的挑战。此外,循环时间关键但不公开的一部分chip-scaling方程还正在增加在每个转折点,为芯片制造商创造更多的焦虑和…»阅读更多

为什么EUV是如此困难


多年来,极端紫外线(EUV)光刻是一种很有前途的技术,应该帮助启用高级芯片扩展。但经过多年的研发、EUV还没有在生产,尽管主要支持产业,巨大的资源和数十亿美元的资金。最近,然而,[gettech id = " 31045 "评论= " EUV "]光刻pos似乎指日可待…»阅读更多

更深处英特尔


高级研究员马克•波尔和英特尔、流程架构和集成主管和Zane球,在技术和制造集团副总裁英特尔和英特尔co-general经理定制铸造,坐下来的晶体管和半导体工程讨论未来的发展方向,过程技术,铸造业务和包装。以下是摘录的……»阅读更多

7纳米光刻技术的选择


芯片制造商正在酝酿他们16 nm / 14 nm逻辑流程,预计10 nm进入早期生产今年晚些时候。除非在光刻技术取得重大突破,芯片制造商正在使用今天的193海里浸泡和多个模式16/14nm和10纳米。现在,芯片制造商关注7纳米光刻技术选项。为此,他们希望利用两种技术的结合…»阅读更多

双模式定制的设计和调试


Litho-Etch-Litho-Etch(乐乐)双模式(DP)处理会影响许多方面的设计流程/ 20 nm节点级别以下。这可以非常破坏性的定制设计,影响基本单元设计策略,布局规则和调试以及寄生提取。论述了如何应对这些影响,避免常见的设计错误和调试快速、准确地……»阅读更多

打破从墙得病的挑战


的日子芯片设计者可以把带“上墙”到制造业早已过去。在过去几代技术,日益严格的过程包设计师不得不适应其电路结构与制造过程。缺乏接班人193纳米光刻技术,该行业已经转向日益复杂的决议enhancemen……»阅读更多

10 nm FinFETs崎岖不平的道路


铸造供应商目前增加16 nm / 14 nm (getkc id = " 185 " kc_name =“finFET”)市场的过程。供应商正在彼此的业务领域,虽然从平面迁移finFETs预计将是一个缓慢而昂贵的过程。然而,尽管在16 nm / 14纳米的挑战,供应商正在准备下一个战斗在铸造流行10 nm点头……»阅读更多

平衡的颜色密度的绳索


之间左右摇摆的平衡是芯片设计者很擅长。例如,有一个好的平衡优化性能和减少漏设计布局。处理的新要求多模式(MP)引入到设计流程创造了许多新的之间行走。我用脚尖点地,很少谈论的在我的上一篇文章�…»阅读更多

←旧的文章
Baidu