标签:物理设计

高级定制电路RL-Guided详细路由框架
通过技术论文链接——5月19日,2023 -评论:0

技术论文题为“强化学习指导定制电路的详细路由”研究人员发表的标准以内,普林斯顿大学和英伟达。“这篇论文提出了一种新颖的详细路由框架定制电路,利用深强化学习来优化路由模式,考虑自定义路由约束和工业设计规则。C…»阅读更多

征服位置和时钟树在HPC的设计挑战
通过珍妮花油2023年5月- 11 -评论:0

高性能计算(HPC)应用程序需要集成电路设计以最大的性能。然而,随着工艺技术的进步,实现高性能变得越来越具有挑战性。设计师需要数字实现的工具和方法,可以解决棘手问题的HPC的设计,包括位置和时钟树的挑战。位置和时钟树综合c…»阅读更多

设计考虑和最近的进步Chiplets(加州大学伯克利分校/北京大学)
通过技术论文链接4月- 10,2023 -评论:0

新技术论文发表的题为“Chiplets自动化设计”是加州大学伯克利分校的研究人员和北京大学。文摘:“Chiplet-based设计获得了认可作为一个有前途的替代单片soc由于其较低的制造成本,提高可重用性,专业化和优化技术。尽管各相关领域的进展,des……»阅读更多

结合人工智能技术来找到最好的方法来替代硅晶体管芯片
通过技术论文链接3月- 30,2023 -评论:0

一个新的技术论文题为“AutoDMP:自动DREAMPlace-based宏观布局”是NVIDIA的研究人员发表的。文摘:“宏观位置是一个关键非常大规模集成(VLSI)物理设计问题,显著影响设计power-performance-area (PPA)指标。本文提出AutoDMP方法论,利用DREAMPlace, GPU-accelerated地方……»阅读更多

低功耗集成电路设计没有妥协
通过珍妮花油- 09年3月,2023 -评论:0

创建集成电路的过程中,数字实现阶段重点是满足性能、力量,区域(PPA)定义为设计目标。传统上,在谈到PPA指标时,“性能”一直是主要的焦点,与权力和区域在可能的情况下,恢复后会议时间。但随着设计搬到更小、更先进的流程节点,年代……»阅读更多

EDA、IP增长再次激增
通过埃德·斯珀林——2023年1月24日——评论:0

EDA工具和IP 2022年第三季度营收增加8.9%至37.67亿美元,高于2021年的34.58亿美元,根据从ESD联盟在半刚发表的报告中。除日本以外的所有地区报道增长,但人数多一点不均匀的在第三季度比近几个季度。例如,硅IP总额下降了1%,而服务收入增长了20.8%。同时,EDA收入障碍物……»阅读更多

缩短Network-on-Chip发展时间表使用物理意识
通过弗兰克Schirrmeister- 05年1月,2023 -评论:0

考虑到物理设计尽可能早已经考虑芯片开发团队持续很长一段时间。尽管如此,2022年与客户以及合作伙伴的互动,标志着一个急剧上升的担忧可能功能设计是否正确也可以使用物理实现实现流动。鉴于network-on-chip的复杂性和复杂性(NoC……»阅读更多

自动布局目标发生器提出布局先进FinFET-Based全定制电路(UT奥斯汀/ NVIDIA)
通过技术论文链接12月- 15,2022 -评论:0

技术论文题为“AutoCRAFT:布局定制电路的自动化先进FinFET技术”研究人员发表的UT奥斯汀和英伟达。”自动布局提出AutoCRAFT发电机目标提出布局先进FinFET-based全定制电路。AutoCRAFT使用专业place-and-route(不)算法来处理各种设计缺点…»阅读更多

生态不应该支持扩展秩序的挑战
通过Manoj查柯- 8月25日,2022 -评论:0

有老话说,第一个90%的任务需要计划的90%,剩下的10%将其他90%的时间。在芯片开发中,design-signoff关闭已成为一个这样的任务。理想情况下,当设计已放置和路由(物理实现),最后分析执行时间和其他指标和工程变更订单(ECO)文件是发给t…»阅读更多

降低时间成本流程节点的最前沿
通过将本贾尼- 01年8月,2022 -评论:0

在最近的一项研究由麦肯锡和IDC,我们看到,物理设计和验证成本缩减晶体管大小呈几何倍数增长。如图1所示,物理设计(PD)和pre-silicon验证成本翻倍每个进程的飞跃。随着企业飞跃从节点到节点,一个自然的问题。为什么它变得更困难,更昂贵的tapeout气……»阅读更多

←旧的文章

  • 赞助商

关于

导航

与我们联系

版权©2013 - 2023 SMG |服务条款|隐私政策
Baidu