引擎盖下面HBM2E内存接口有足够带宽的AI和HPC应用程序。
9月,Rambus宣布成绩达到4 gb每秒(Gbps)操作与我们HBM2E内存接口。这个里程碑是在硅,需要掌握大量的信号完整性和电源完整性(SI / PI)的挑战。4 Gbps马克代表上涨20%从之前的3.2 Gbps HBM2E的最大数据速率。
到目前为止,业界最快的HBM2E DRAM来自SK海力士3.6 Gbps的操作。Rambus与SK海力士和Alchip实现HBM2E 2.5 d系统来验证在硅Rambus HBM2E接口使用台积电的N7过程和CoWoS (Chip-on-Wafer-on-Substrate)先进的包装技术。合作设计与工程团队从Rambus Alchip插入器和包底物设计。
这对客户意味着什么?搭配3.6 Gbps SK海力士HBM2E DRAM, Rambus的解决方案可以实现每秒460字节(GB / s)的带宽。在一个架构4到6 HBM2E DRAM设备,转换成2 - 3 tb的带宽。这巨大的带宽满足加速器的需要针对最要求AI /毫升培训和高性能计算(HPC)的应用程序。
如果你打开引擎盖Rambus HBM2E内存接口,你会发现一个完全集成和验证PHY和内存控制器。PHY设计得益于Rambus的30年的高速信号专业知识。这是由于深SI /π设计经验,我们能够实现4 g操作在一个1024位宽界面。命令和地址,有超过1700间的痕迹PHY SoC和HBM2E DRAM。
Rambus HBM2E内存控制器的血统也非常让人印象深刻。它是第二代设计记录的实现在50多个客户设计和九个测试芯片。此外,在任何情况下它是用100%硅首次成功实现。
与AI /毫升训练模型每年增加10倍,内存容量需求也是一个关键要求。Rambus内存控制器支持HBM2E DRAM 12-high内存堆栈。此外,控制器支持从4 - 24 gbit密度。12-high堆栈和24 Gbit密度,每通道,作品36千兆字节。
交付的控制器配置为客户需求最小化大小、权力和延迟。Rambus HBM2E解决方案提供了公交效率高在各种各样的配置(阿喜,本机接口)和交通场景(随机顺序访问;短期和长期破裂,等等)。它具有可靠性、可用性、可服务性(RAS)支持包括ECC擦洗和数据路径平价的保护。
缓解实验室启动或调试解决方案提供了全功能的内存提供了试验支持孤立HBM2内存/ PHY和控制器数据路径全系统启动之前。除了基于硬件的验证,我们也有一个广泛的工厂使用通用验证环境验证模型(UVM)。我们使用的是三星和SK海力士内存模型,以及艾弗里设计系统内存模型和监控。你可以放心,你不会花时间调试PHY和控制器交互。我们提供客户集中的版本UVM testbench每个HBM2E控制器交付的一部分。
我们在售前支持客户提供行业领先的专业技术,在所有项目阶段包括设计、tapeout和抚养。我们提供实验室站开发环境进一步加速培养过程。
AI /毫升的发展速度是惊人的,要求更大的带宽和容量是无情的。HBM2E提供最高带宽的任何外部内存解决方案以较大优势,Rambus提供最高速度HBM2E接口的解决方案。与我们HBM2E内存接口,你可以使用证明利用性能的最高水平,灵活和高效的内存解决方案支持世界级的支持。
额外的资源:
白皮书:AI GDDR6 HBM2E:内存解决方案
网络:Rambus HBM2E PHY和Rambus HBM2E控制器
产品简介:HBM2E PHY和HBM2E控制器
解决方案介绍:HBM2E接口解决方案
|
|
|
|
|
|
|
|
|
|
留下一个回复