如何将属性规范语言(PSL)和SystemVerilog断言(SVA)断言语义扩展到基于spice的模拟器，并在其中进行评估。
基于断言的验证是任何完整SoC或硅实现流程的关键方面。在本文中，我们讨论了如何将PSL (Property Specification Language)/SVA (System-V erilog Assertions)断言语义首次扩展到SPICE (Simulation Program with Integrated Circuit Emphasis)级别的网列表，并在SPICE模拟器中进行评估，并给出了多个示例和仿真结果。包括基于内联pragma的断言(在SPICE子电路中)和基于vunit/bind文件的独立断言方法(在SPICE子电路中引用对象)。
如需查看白皮书，请单击在这里．
|
|
|
|
|
|
|
|
留下回复