最近,我们被邀请参加一个内部(电子邮件保护)事件以及其他EDA供应商和FPGA供应商。从这些供应商高管参与小组讨论看到的挑战技术领导人在fpga和意味着什么。面板上的每个人都同意,设计规模和复杂性,包括时钟域,继续遵循摩尔定律没有放缓。
提高SoC设计规模和复杂性毫无意外,但是令人兴奋的是,最新的fpga使用最新的3 d技术可以提供相同的asic和容纳数百万门设计包括并行转换器等第三方IPs,需求方和cpu。基于ip的设计方法不仅成为普遍的管理越来越复杂,而且还应对市场挑战。增加使用IP异步时钟域的数量增加以极快的速度,带来了疾病预防控制中心验证的验证过程。与任何其他验证任务时,生产力为疾控中心确认签字是非常重要的。
FPGA用户也将不得不担心疾病预防控制中心验证喜欢ASIC同行,因为复杂性参与大会的第三方知识产权和数以百计的异步时钟域。
图1:成分疾控中心强大的方法
这里是生产中心的重要成分对fpga和asic验证:
除了这些关键因素,证明方法是不可或缺的一部分生产中心验证。SoC设计可能不是今天部署方法的各个方面,但重要的是要理解,这些途径可以解决疾病预防控制中心的生产力需要验证。
有各种各样的疾病预防控制中心验证在市场上可用的解决方案。人看这些重要成分和证明方法选择最有效的解决方案,使设计团队管理的复杂性和时间对fpga和asic的市场挑战。
|
|
|
|
|
|
|
|
|
|
[…]生产时钟域交叉验证的重要成分是什么生产时钟域交叉验证fpga和asic吗?[…]
[…]生产时钟域交叉验证的重要成分是什么生产时钟域交叉验证fpga和asic吗?[…]