设计流程的步骤使用C / c++转换算法硬件实现。
高级合成一个常见的用例(HLS)正在第三方生成或遗留C / c++转换算法和硬件实现的算法使用一个HLS编译器。这可以给开发人员带来许多挑战,因为很少有洞察力和对底层代码的理解。
在最近出版的白皮书,我们研究如何使用基金FPGA嵌入式编码MATLAB生成的C / c++算法,在这种情况下,卡尔曼滤波,优化为HLS C / c++代码。在这个例子中,基金FPGA提供超过62 x的性能提高后auto-insertion HLS语法的HLS编译器创建的解决方案相比,原始代码,没有语法的插入。
下面的设计流程步骤详细探讨白皮书:
重构为HLS non-synthesizable代码——在C / c++代码生成算法在MATLAB嵌入式编码器,基金由HLS non-synthesizable FPGA标识代码编译器,并提供自动化和引导代码重构HLS synthesizable代码转换成代码。
并行检测,基金FPGA检测并行性和指导开发人员如何利用硬件实现。基金FPGA旗帜路障的并行性和帮助用户消除它们推动更多的并行性。
硬件优化,基金FPGA执行探索适当的功能流水线和循环展开,提供数据接口的硬件通过数组划分和设计空间可以在目标平台上。
编译指示插入,基金FPGA自动插入HLS语法指导编译器优化。HLS语法包括各种参数,需要调优。基金FPGA利用静态和动态分析数据并结合优化算法基于developer-provided插入调整和优化语法约束。
详细分析如何移动你的MATLAB生成嵌入式编码算法的FPGA使用基金和Vivado HLS,下载我们的白皮书”,促进高水平综合从MATLAB生成的C / c++。”
|
|
|
|
|
|
|
|
|
|
留下一个回复