混合信号/低功耗设计

半导体工程公司坐下来讨论混合信号/低功耗IC设计与Phil Matthews，工程总监硅实验室；吕燕宁，模拟IC设计总监Ambiq微；低功耗解决方案营销总监Krishna Balachandran说节奏；AMS集团产品营销总监Geoffrey YingSynopsys对此；以及AMS营销总监米克·泰格霍夫，导师图形．以下是那次谈话的节选。如需查看第一部分，请单击在这里；第二部分是在这里．

SE:混合信号功率估计有问题吗?

Balachandran:如果您的电源连接全部由CPF或统一电源格式它可以理解模拟和数字连接，有了一个驱动程序，你就有机会在实施过程中验证它。如果您遵循CPF和UPF之间的混合模式流，那么在这种混合信号、低功耗设计中会遇到各种问题。所以一些公司的设计师在一部分使用CPF，而在一部分使用UPFIEEE 1801另一部分的标准，这可能会导致问题。例如，您不仅需要逻辑等价性检查来确保这一点水平换档器插入并且它们不是多余的，但是插入的电平移位器的电压水平也在插入的电平移位器所支持的范围内。或者合成工具插入错误?这类检查也是必要的。这在混合信号、低功耗设计中是非常关键的，甚至比在数字设计中更重要，因为周围有很多电压。关于能力评估，确实存在一些具有所需特性的工具——也许不是全部，但我知道至少有一个工具可以基于功率模式或功率格式的功率域计算功率估计。这有助于评估在特定操作模式下，在睡眠模式下或在唤醒模式下电源的影响。行业中已经有这样的工具了。所以你不需要使用电子表格，除非你愿意。但在模拟所有模拟效应方面，我们没有一个标准。EDA公司总是领先于格式一步。所以格式和标准化是后来才出现的。在标准化之前，通常会在工具或其他技术上进行切换。这是过去所有这些客户的惯用手法。

SE: upf1801怎么样?

Balachandran用户需要时间来适应。即使是现在，工具也领先于格式。在某些情况下，这种形式仍在追赶。从提出标准的那一天开始，需要很长时间。这种形式需要两到三年的时间才能得到批准，然后再花两年的时间让客户开始采用它。他们必须理解语法和语义。在发布时，通常会对格式的语义产生混淆。然后又要回到标准化机构进行澄清，又需要两年时间。总而言之，这大约需要五年的时间来确定格式，并让客户能够在设计流程中有效地使用它。顾客等不及了。 They have a chip now. They have to get it done now. They have to squeeze the power now.EDA公司对此的回应是，这就是你在工具中如何做到的。在处理它的工具中有一些特殊的功能。今天的许多工具都做到了这一点。当然，他们做的事情不同，但方式不同。这个问题在混合供应商流中更为明显。这就是客户今天所面临的，在没有完全定义良好的建模标准的情况下。这是我的看法。

应:我同意。很多时候标准化是一个非常非常具有挑战性的过程，因为你要处理不同的场景。《1801》绝对是正确的，朝着这个方向前进，但这还不够。我没有解决这个问题的灵丹妙药。我们需要更努力地工作。

Tegethoff我在这里要做一点不同的挖掘，因为我们谈了很多关于这些不同的功率模式，关闭一些东西，恢复它，在急速电流中，所有这些东西，寄生，V(t)效应和寄生。当我想到验证问题，我认为这是一个报道问题，一个测试问题。我需要做多少事情来确保所有东西都能运行?与模拟部分，我必须跑横扫，我必须跑拐角。我想知道所有最坏情况的角在哪里。我必须运行蒙特卡洛，但我能做多少蒙特卡洛?我需要做多少次迭代?现在我要包括设备的设备噪声，随机设备噪声。现在我要做脉冲布局。当我想到幂模式时，它就像是你添加了一个新的向量，使它变得复杂。现在我必须在每个功率模式下重新做一遍。现在我考虑布局的接近性。你可以看到每一个新变量都会增加复杂性的爆炸。当你把自己的电压裕度要求得越来越紧，在电力预算上越来越紧时，一个错误的代价是非常高的。 It’s really very complex. Beyond all of these things, even if we had all of the right standards, how many of these simulations am I going to run? How many servers do I need? How many licenses do I need before I can take this thing out and not lose my market? Power is just another vector that you’ve got to deal with.

SE:的确如此，但这是非常重要的一点。

陆:传统的I/ o是常规的、正常功率的电源芯片。在待机模式下，它们会燃烧几十微安，几百微安，对吧?在我们的芯片中，在低功耗待机模式下，我们燃烧数百纳安培。如果你看一下规格，特别是对于低几何结构的进程，如果你看一下那些I/ o的功率配置，它们会泄漏数十纳安培。你如何制造一个可以消耗数百纳安培的芯片?当然，这里有一些挑战。由于缺乏IP，我们不得不进行一些内部开发，以大幅降低功耗。一般来说，这是一个结构性的问题。我们需要更好的工具和更好的IP把我们带到下一个水平。

Balachandran这是一个很好的总结。这就像一场完美风暴。您需要工艺技术方面的支持，这就是晶圆代工厂开始在成熟节点引入低功耗工艺的原因。那是为了帮助顾客。他们尽了自己的责任。EDA公司正试图将工具流组合在一起。功率的早期可见性非常重要，因为这是我们做出许多非常关键的架构决策的地方。拥有这一块也是非常重要的。今天在核查方面有很多问题。组装芯片并非易事。 Making sure that everything is connected properly and assembled as in the place-and-route, the physical part of it, that’s very, very important. A lot of things can go wrong in a mixed-signal design, and a lot more things can go wrong in a混合信号低功耗设计，正如我们在客户身上看到的那样。这需要非常有力地执行权力格式中存在的政策，并让工具勤奋地遵循这些政策。工具需要支持两种组合混合信号低功耗设计的方式。上面是模拟的，组装大部分是在自定义的模拟环境中完成的，上面是数字的，大部分是在数字环境中完成的。工具需要支持两种环境中的两种流，并全面了解所有连接信息，包括所有电压级别。如果处理不当，就不会得到工作芯片。

有关的故事
第1部分混合信号/低功耗设计
在器件设计中添加超低功耗要求会使传统的混合信号IC设计过程复杂化。
混合信号/低功耗设计
让模拟和数字设计团队一起工作;芯片公司高管挑战EDA供应商。
混合信号设计的动力
当前和下一代混合信号设计的设计和验证需要对如何使用它有深刻的理解。