法国公司认为它已经找到了一种方法来加速模拟分析,打破规则。
而美国大多数EDA开发是从哪里来的,有成功的口袋在全世界的各个地方,产生了比大多数近年来在法国。半导体工程与创始人兼首席执行官埃里克·劳伦和全球销售和业务发展Intento设计。以下是摘录的谈话。
公司基于25人多年的研究,旨在开发一种新的模拟设计方法在d Laboratoire 'Informatique巴黎6 (LIP6)大学皮埃尔和玛丽·居里(UPMC)在巴黎,法国。知识产权的研究导致了一个投资组合,包括EDA工具的设计周期自动分级和迁移中使用的模拟和混合信号电路复杂soc各种连接的应用程序。
Intento最近从Seventure筹集了900欧元的资金合作伙伴和FOREIS养老基金。
Ramy伊斯坎德尔EDA生涯开始工作在数字领域高水平的合成。然后,在导师图形他AccuSim前端的工作。他发现有很多复杂性和想找到同样的模拟存在的数字解决方案。这成为博士学位工作的种子。在方法被环顾四周后,他决定去在一个不同的方向和开发一些新的想法。
由于他的博士,一些技术发达,然后参加了一个技术转让导致一家将技术转化为一个商业产品。
SE:有什么原因有很多创业公司从法国吗?
伊斯坎德尔:大学在法国开始关注有自主权,而不是依靠政府的融资。这意味着他们必须使用大学内部的技术开发和执行技术转让。2011年,中国政府签署了一项协议以72欧元为技术转让与花了10年创造300个创业公司的目标。这给我提供了我的技术成熟的机会。
SE:困难是如何从研究到商业产品?
伊斯坎德尔:因为我来自行业,我的研究从未失去焦点从真正的应用程序。首先,我在实验室里研究了10年,然后商业化在两个阶段。第一阶段是成熟的原型,证明的概念,然后在第二阶段,我们进入了商业部署。
SE:容易获得资金如何在法国吗?
伊斯坎德尔:它是目前在法国很容易获得资金,只要你有一个好主意。资金是普遍的生物技术、化学和EDA。
劳伦特:在美国,风险人集中物联网(物联网)和相关的东西,但在法国,EDA仍然相当时尚。
伊斯坎德尔:在巴黎,人们非常有效的和开放的,很多好东西是来自大学,所以它是容易的对于年轻、有才华的博士或者来自商学院的人建立一个创业公司。我们也有一个非常强大的校友,互相交流,互相帮助。获得资金EDA公司今天是困难,但是对我们来说更容易的技术。
SE:让我们来谈谈技术。是什么让它不同?
伊斯坎德尔:自1980年代以来人们专注于提供最快的模拟器使用矩阵与成千上万的元素和数值方法。他们把一组方程,同时解决这些问题。我将是物理学。而不是修改矩阵在解决一千年到一千年的计算,我爆炸矩阵到原语。我们已经确定了几个模拟组件同样的数字。与这些原语我们可以建立任何类型的应用程序,例如身体的大小和模拟。
我们工作网表的子集,而不是每次都试图解决整个电路。这是快得多。这个想法是为了找到一个好的操作点给我们稳定的条件,我们可以计算模拟的行为。我们专注于直流操作点,我们可以做一个接一个的直流分析的瞬态分析结构化的方式做这件事。我们有相同的精度香料因为我们在后台使用香料,这是我们的源模型。
SE:你如何迁移技术和节点之间?
伊斯坎德尔:模型是独立于技术,我们能够创造这种级别的抽象隐藏了所有的技术阶段。没有技术信息,这意味着同样的模型可以运行在不同的技术然后你可以开关的技术文件。我们构建的模型是手工制作和实际仿真结果之间的桥梁。它有一些输入参数当设计师修复这些手工的值,他会得到他想要的确切的尺寸。我们不优化设计规模,加快设计过程。如果设计师选择拓扑和一组参数来控制,加快整个过程。我们只做第一阶段的设计和不做布局。所有的设计设置是在那之前完成的。
SE:所以设计生产力的主要目标的工具。
伊斯坎德尔:今天这个行业所使用的工具创建一个设计生产力差距。他们导致许多设计迭代。为了克服这一点,你必须加速工具,Intento并通过将技术如大小、调优和迁移。许多最新的模拟节点太困难但我们现在有技术让人们看到这个。他们将会看到更好的结果使用我们的技术,他们将能够看到为什么它不工作。的假设是不正确的。
我们也需要新的设备类型。CMOS不能工作太长时间所以我们需要看finFETs和其他类型的设备。
SE:看来,物联网将创建一个模拟的巨大机会。
伊斯坎德尔:物联网是更具挑战性不仅仅是硬件或软件。它将所有的半导体公司改变他们的商业模式。他们一直专注于技术硅但随着物联网,系统有更多的关注。
劳伦特:我们将关注Mil /航空和汽车,这就是大部分的兴趣,我们的产品是来自。随着物联网我们可以期待得到利益。
伊斯坎德尔:我们的第一个公布将在2016年3月,他们将在6月第一次作为参展商参加DAC。今天,Intento伙伴关系节奏通过他们的连接程序。他们使用幽灵作为潜在的模拟器。他们做了这个选择,因为他们认为一个大比例的市场使用这个。
|
|
|
|
|
|
|
|
|
|
这么多不同的自上而下的数字设计与行为阻止建模,但使用Verilog-A(我猜)?
在某种程度上是的。模拟的问题已经在过去是一切一切,从而影响整个电路必须解决每一个小变化。Intento相信他们已经找到一种方法来阻止,并在本地可以解决的事情更多。
或多或少的“快速”香料模拟器做什么,但大多数不做的行为建模,在他们可以做到,但混合Verilog-A和香料的描述通常是手动和混乱。
在这种关键是不能够back-annotate流入一块行为描述,我没有见过有人这么做。
第二个问题是,模拟人讨厌改变工具,所以从创业的角度模拟电路设计是一个非常糟糕的市场来解决。我的策略是解决模拟问题在数字流(电力、dvf、疾控中心等),并把模拟电路设计/验证作为额外。