我说“高”[性能]，你说“低”[功率]

“……你说‘为什么’，我说‘我不知道……”

事实上，我知道。

每个人都喜欢高性能的产品。即使只是听到一个产品是高性能的，也会比简单地描述为“快速”或“强大”的产品产生更高的期望。当涉及到SoC设计时，“高性能”指的是一组运行在非常高的时钟频率和快速开关元件的设计，可能使用某种处理核心或工作在多ghz范围内的子单元。

提高性能(即频率)总是伴随着一定的成本，这可能会抑制高性能SoC的最大回报。这些成本通常与功率、性能和面积(PPA)三位一体中的两个组成部分有关:权力而且区域．这些问题导致物理设计工程师失眠(尽管我怀疑他们晚上睡不着的真正原因是Netflix，但他们不会承认!)。

面积限制通常是固定的，这是由于物理设计工程师无法控制的几个因素，如封装尺寸、产量、铸造工艺限制等。也就是说，上述PPA三位一体中最重要的组成部分是权力．如果以一种聪明的方式优化，功率可以给SoC带来优势，因此它适合SoC正在竞争的自上而下应用程序所规定的某些功率信封要求。低功耗意味着移动设备和可穿戴设备的电池寿命更长，更不用说数据中心ic的冷却成本更低了。

但是如何在高频、高开关的设计中控制(也就是优化)最低功耗呢?你究竟从哪里开始——RTL级别，还是在规划阶段?你需要开关电源域和时钟门控吗?我们能否通过优化技术在一个功率域中降低功率?那么最优的电力输送网络呢?这些问题一直困扰着SoC架构师，他们必须在推动更高性能的同时保持电源现实检查。

在讨论电源改进时，电源意图、电源优化和电源完整性经常互换使用，这可能会混淆电源难题。无论术语如何，功率改进必须以整体的方式实现，将所有耗电组件都考虑在内。

1.功耗意图和低功耗架构
在架构探索的早期阶段，可能存在许多不同的功能架构。使用好的、高级的物理合成方法以及强大的RTL签出流，可以为设计人员提供多种选择，在不影响时钟速度的情况下获得RTL功能。现在，RTL签收有一些具有峰值功率分析和清除功能的复杂工具。然而，使用功率意图定义推动更低功率的最大潜力仅处于发展的早期阶段。

几年前，传统的以功率为中心的架构技术(如多电源电压、多vt优化和时钟门控)由于能够推动漏功率而受到欢迎，这在当时是功率使用的更大组成部分。后来，冒着流复杂的风险，采用了电源关闭和动态电压/频率缩放的复杂电源方案。

如今，新一代的综合和实现工具有一些非常优雅的方法，可以使用先进的功率意图定义在不同的功率领域实现和优化功率。

2.功率优化
当涉及到实现阶段的电源优化时，后端工程师会在流程的每个可能的子阶段挤出电源。Vt交换是在不符合时序的路径上提高频率的一种流行方法，但必须有一种聪明的方法使所有优化转换都具有功耗意识。功率意识涉及采用更全局的方法并优化全局最大值(与本地路径或组相比)。从正松弛路径中回收能量是一种流行的技术，大多数现代优化引擎都以一种有效回收能量的聪明方式进行调优。随着finfet的发展，人们开始关注动态功率回收，并因此关注于使用准确的活动信息进行动态功率分析和回收。沿着整个位置和路由流(包括分割和合并多位flop)维护准确的信息是一项艰巨的任务。只有在所有活动计算、传播和注释都准确的情况下，才能使用活动信息进行有效的功率优化。

时钟树的设计和合成可能是高性能设计中最重要的方面之一。通常，高性能设计采用脊柱或网格方法。尽管这些方法有利于平衡和变异性，但它们对功率优化提出了重大挑战。但是先进的并发“时钟和数据”优化技术可以允许自适应结构化时钟树和叶级多敲时钟树合成(CTS)的组合，这可以通过扭曲时钟来帮助实现功率数的平衡。就像有用的倾斜可以用于提高性能一样，CTS工具可以倾斜时钟以提高电源-甚至为电源目的添加额外的缓冲区-以避免同时进行过多的切换。此外，现在的智能实现工具可以通过优化缓冲区到触发器的位置来优化时钟功率。

在高级节点设计中，在路由和路由后阶段的功率优化可以通过选择比其他网络更频繁切换的金属层来继续路由某些网络。通过非默认规则(ndr)为某些总线启用功率驱动路由，并对高频总线使用结构化直路由，从而减少了电缆长度，从而降低了功率。

在实现过程中使用嵌入式静态定时分析(STA)签收引擎是当今复杂流程中的一个流行特性。它有助于通过将终止角拉入实现循环来提高功率。

3.电源完整性
在高频设计中要考虑的第三个也是最重要的部分是电源完整性，这涉及到电网优化(包括常规电网和时钟屏蔽)。因为有许多长网在高频率下切换，物理设计师(特别是那些过去因电网问题而被暗硅烧坏的人)的自然倾向是过度设计电网。通过痛苦的经历，他们学会了永远不要在一个薄弱的电力输送网络上冒险。此外，时钟屏蔽可以防止快速交换网络上的信号完整性(SI)故障，占用更多的信号路由资源。当为下层金属布线时，这个问题变得更加复杂，特别是在高级节点，由于自对齐的双模式。

实际上，任何高性能设计的所有部分都不会同时切换，因此总有机会释放一些用于电源轨道的轨道用于路由。实现和签名电源/IR工具之间的紧密集成可以模拟一些电网修剪场景，以删除电网的部分，并有效地为高频线路以最佳距离移动腾出空间，以获得更好的电线长度，进而获得更好的功率。这可能是进一步优化高性能设计的强大方法，但是实现和分析工具必须在API级别紧密结合，以便更快地交换信息，从而做出有效的决策。

总而言之，功率优化可以在设计流程的许多阶段使用许多技术。然而，除了整体优化电源架构和完整性之外，物理设计工程师还会发现意想不到的漏洞，从而进一步节省电力。将频率推高以实现高性能设计，同时在设计流程的每个阶段降低功率成为一种令人兴奋的游戏;有值得奋斗的目标，最终获得的不仅仅是成就感。设计师们知道，将他们的移动SoC纳入必要的电源范围将意味着更少的“再见”和更多的“你好”，以及“走，走，走，直到该走了”。