从一个有争议的技术到一个可以占领低功耗/高性能市场的竞争者。
如果我没记错的话，那是在1989年的器件研究会议上，SOI(绝缘体上硅)技术的潜在优点在一个激烈的晚间小组讨论中被讨论。在那次小组讨论中，有许多支持SOI的人，也有许多反对者。直到90年代中期，我才真正对SOI技术有了更多的思考，当时我正在IBM神圣的大厅里参加第一次SOI设备数据展示的会议。数据非常分散，我的想法是，“这项技术没有前途!”据称性能优势约为35%，这仅仅是由于电容降低(底部结电容不再起作用)和NAND电路中堆叠器件的速度优势。这一切听起来都很棒，但在90年代中期，数据根本不支持它。尽管如此，SOI的倡导者还是追求他们所钟爱的技术，剩下的就是历史了。通过14nm节点，SOI技术已经成为IBM主流高性能技术基础的一部分，包括FinFETs在SOI。
当IBM追求SOI时，其他所有半导体制造商都在坚持批量硅技术。众所周知，批量硅技术现在是高性能CPU/GPU领域的主导技术。然而，随着过去十年晶体管的不断扩展，在当今手持电子产品的世界中，功率和性能之间的权衡变得非常重要。控制off-state泄漏电流，同时最大限度地提高晶体管开关速度，是游戏的名称。在这些限制条件下，SOI技术的优点在被称为完全耗尽SOI或FD-SOI的超大规模SOI中得到了证明。意法半导体是第一家展示FD-SOI作为低功耗/高性能市场潜在竞争者的大型半导体公司。GlobalFoundries也遵循了这一路径，在22nm节点上引入了FD-SOI技术，并正在研究12nm FD-SOI。
对FD-SOI的兴趣有很多原因。它是一种平面技术，因此与3D技术相比降低了工艺复杂性。它还提供了减少硅几何结构的好处，即功率和性能，并通过启用衬底偏压提供额外的功能。基本的FD-SOI结构如图1所示。如上所述，它是一种平面技术，在埋埋的氧化物上有一层非常薄的硅层(通道)。非常薄的硅通道层完全耗尽(没有内在载流子)，提高了栅极控制通道的能力，并最终在晶体管关闭时将其关闭。埋藏氧化物有助于隔离源极和漏极区域，从而改善漏极诱导势垒降低(DIBL)，并实现较低的工作电压以降低功耗。
图1所示。FD-SOI晶体管的基本横截面。(来源:意法半导体)
FD-SOI的另一个“自由度”是偏压衬底的能力(图2)。这允许正向和反向偏压，使设计人员能够动态提高或降低阈值电压，并优化功率和性能。
图2所示。带衬底接触偏置的FD-SOI晶体管。(来源:意法半导体)
FD-SOI的另一个特性是它能够减轻“历史效应”，即晶体管关闭后电荷仍保留在SOI体内的趋势。完全耗尽身体的性质消除了这个问题，这是设计师以前必须在标准SOI中考虑的问题。使用FD-SOI实现多Vt(阈值电压)器件有点困难，因为没有通道掺杂，通常用于批量技术中改变Vt。衬底偏置显然是绕过这一设计问题的一种方法，同时改善由于缺乏通道掺杂而产生的随机掺杂波动。
总的来说，FD-SOI技术比标准的大块硅技术具有许多优势。主要的优势是由于其改进的静电性能，功率/性能的权衡。它还为SRAM设计人员提供了在较低电压下工作的能力，减少了由于随机掺杂波动造成的可变性，并提供了无可挑剔的SER(软误差率)保护。FD-SOI还为RF和模拟设计提供了好处，因为它具有完全的介电隔离，消除了任何锁存的威胁，以及没有通道和口袋掺杂，从而降低了噪声耦合并提高了增益。
自20世纪90年代以来，SOI和FD-SOI技术由于其在低功耗、高性能应用方面的固有优势而取得了商业成功。与批量硅技术相比，FD-SOI具有许多优点，包括降低复杂性，优化功率/性能权衡的能力，降低工作电压要求，改善增益和噪声特性。随着我们进一步进入低功耗、高性能便携式电子设备的世界，这些优势将变得越来越有吸引力。
|
|
|
|
|
|
|
|
|
|
留下回复