soc需要地震保险吗?

RTL广播完毕并不是一个新学期,但随着soc,可以由高达90%的IP块结合先进制造过程节点带来的复杂性,RTL签字活动成为一个过程,需要一个更全面的方法。

“有一个根本性的转变发生在芯片设计一般有一个更大的关注所谓的系统芯片(SoC)的设计。这个词的使用相当慷慨但真的如果你得到你所做的是整合一大堆功能,过去将是一个完整的董事会或系统现在已经变成了芯片。你所做的是将许多不同的功能表现为公司内部开发的IP块是否大半导体芯片公司或来自商业供应商像一只手臂或Synopsys对此,“根据总裁Sancheti, Atrenta营销副总裁。

这个依赖IP创建一个根本性转变的人设计,Sancheti说。大多数块来工程团队软IP或作为RTL。“大多数大型IP公司真的不卖RTL,他们出售的RTL配置器的设计团队门户,配置IP,然后RTL。结果如果我做一个SoC设计有很多内容来我通过第三方或大量的内容,我从上一代的设计重用。主线是RTL开始,现在我把所有这一切放在一起,必须确保一切顺利在一起不仅功能区域而言,时机,权力,可测试性需求,而我要确保我所有的块都干净,他们玩的很好地致力于实现之前,在我进入合成之前,地点和路线。”

沿着这些线路,阿南德•艾耶Calypto产品营销总监,指出仍有许多挑战,EDA行业试图解决,包括如何准确估计性能和权力在RTL给定过程变化和特殊配方用于定时关闭后台,设计一个IP时变得更加明显,需要在几个使用模式。

然而,加哈森,高级营销主任RTL合成和测试在Synopsys对此表示,虽然他也认为这个地区活动增加他未必会分类RTL广播完毕。”的地方,人们会想做更多的活动…就是客户移交RTL第三方为他们进行设计。一些ASIC的供应商正在做一点。这仍然是非常小的体积,但有一点。我们看到很多很大的RTL强调两个方面。一个是能够生成高质量设计数据——RTL与约束,权力意图——所以我将使用一个更广泛的术语。我们称之为设计数据。”

有一个非常大的推动客户群内能够想出这个条目数据实现,这是高质量的。在这种情况下,他解释说,高质量意味着知道相当高程度的信心,让他们把这个设计,RTL约束、权力意图,实现,通过合成、地点和路线,实际上,它将让他们在他们需要的时间、性能的芯片,该芯片的面积,芯片的功耗。从本质上讲,它满足他们的目标。

设计团队还想确保流是收敛的,哈森继续说道。“这是另一个指标,他们将看到当他们思考这是否这是高质量的RTL和设计数据。通过收敛我的意思是你可以有最大的预测这RTL,一旦你把它实现,你会得到一个芯片,在任何你想要的频率运行。然后你发现,当你去的地方和路线,有太多的拥堵,它不能被路由。那么整个事情就出了门,你必须回去重新考虑在RTL做什么,这可能会非常昂贵的质量从这个角度来看。”

这些都是一些重要的因素促使设计师看看RTL探索能力和工具,这样他们就可以缩短设计周期,并确保在早期他们得到他们需要的设计质量,他说。

“我的观点是,这将比“签署在一个稍微不同的方向发展。它有多普遍,客户将能够批准RTL和真正去实现它,RTL不会改变吗?今天的动态市场,请求继续进来,规范变化——我听到来自客户,他们正在改变他们的RTL直到最后一分钟,直到最终实现。他们真正要求在这些情况下的功能将允许他们很快评估如果他们需要做出的改变是对这个设计有显著的负面影响。”

权力如何适应RTL签字吗
近年来电力是一个挑战,因为今天的设计是由一个热设计开始(TDP)约束力量,艾耶说。TDP被定义为之前的最大功率芯片热失控;80%的功耗芯片在RTL决定。因此,设计师想要预测最终的芯片在RTL但准确的RTL权力分析需要先进的工具。“首先,我们需要把身体意识的RTL次方分析。这意味着时钟树的建模,考虑工艺和使用提供的多个Vth SPEF线元件的参数范围。其次,我们需要准确的切换活动在所有节点通过序列分析。这样分析,设计者能够签署权力在跨多个使用RTL模式。”

当考虑在RTL广播完毕的背景下,哈森说,“你有一些想法关于你需要的从这个设计的功耗。你怎么想出正确的评估的权力意图,power体系结构?你有多少权力领域会有吗?什么将是在什么时候?会给你你需要的东西吗?”

今天探索早期设计的工具可以非常UPF值的最小子集权力意图和告诉你的法律状态设计,他说。“节能我希望如果我可以关掉这电力领域阻挡power体系结构将是什么样子的。的关键能力,必须有所有这些工具,要求提供的信息,分析、评估或签字的RTL实现紧密相关。”

Yoon金集团董事,前端设计营销节奏同意了。“每个人都使用多个ip和高级节点流程——结合这两个我们正处于一个转折点,人们非常担心总周转时间和可预测性。我怎么知道,一旦我开始我的设计,它需要多长时间?如果我错过了什么吗?我必须穿过整个迭代一次又一次?客户这样做,但在一定程度上,他们认为这是预期,迭代发生。我回去在整个设计过程中,我回到我的RTL和大循环一遍又一遍。但在高级节点,你不能这样做。它只花费了太多的时间。所以他们正在寻找一种方法来减少周转时间。 On top of that, it’s not just the turnaround time. It is about the want some sort of accuracy. We need to make sure the quality of the result is there. It’s not just to simply follow a checklist and then I’m done. How do I know that whatever I completed in the front end space is actually what I’m going to see the back end? The entire RTL sign-off must be tied to the implementation production tool – synthesis, place and route, and sign-off.”

今天人们在做什么
Sancheti注意到,在过去人们会做的是先合成。“一旦RTL是模拟,每件事是正确切换,人们会马上合成,然后开始抛光做它的可行性。我们所看到的发生在该行业是人们想做合成。如果你能做很多设计流程的可行性预先和确保RTL准备实现它使生活更容易为你的后端。”

出于这个原因,他说RTL广播完毕应该是全面的,试图阻止糟糕的意外来到你的后端设计流程。“我们创建一个原型的设计。我们模仿您的实现工具要做下游,但我们这样做的方式是快速,高效,还有回RTL的链接。你想要尽可能多的方面的设计覆盖在签署阶段,但如果你不这不是世界末日,因为你会发现或发现他们希望以后在设计流。最糟糕的情况是:你找到它在硅或领域的实际设备一旦部署。从这个角度来看,如果你想减少你的设计风险显然你想做尽可能多的事情在前端的设计流程。这就是为什么我们一直强调,如果你想购买一份保单,保单覆盖尽可能多的灾难。我们有顾客说,“我喜欢XYZ,”和我们说没关系,只要你有一个适当的方法就像如果你住在加州,你生活中可以没有地震保险但我认为良好的财务意义。”

Apache高级主管Arvind Shanmugavel,应用工程设计、补充说,传统签字对集成电路设计主要围绕着时间、功能和物理设计验证。“RTL广播完毕是一种新的范式转变过去几年由于沉重的关注低功率的方法。检查权力意图验证、时钟域交叉和皮棉检查在RTL签字流现在很常见。然而,设计师现在更进一步,包括分析驱动功率指标RTL广播完毕。”

他提出以下分析驱动功率指标在RTL阶段:

• 时钟控制效率:这个指标显示的时间百分比,封闭的时钟关闭特定向量。这个报告是每个时钟门控实例(推断或实例化)。
• 时钟控制使效率:这个指标显示的时间百分比数据改变了关于启用时间(这是基于使责任)。理想的情况是有100%的时钟控制使效率。
• 时钟和数据活动检查:检查显示时钟和数据元素的平均活动逻辑层次结构。这是一个间接的表示为一块功率效率。
• Un-gated寄存器:这张支票只是报告中的Un-gated寄存器列表设计或逻辑层次结构。它捕获自由运行时钟寄存器。
• 功率密度:这张支票的权力提供了一种度量单位面积上的基于推理门元素的数量。这个检查确保块没有过多的功率密度的平均功率密度芯片。
• 活动注释:这张支票提供注释统计每个向量用于功率分析。有助于确保权力分析是正确完成RTL阶段。
• 向量的报道:确保一个适当的选择向量的集合所有RTL动力分析。通常情况下,坏的情况下,处于闲置状态,复位向量的选择。用户可以生成一个报告基于多个这样的向量。

底线:虽然同意IP和高级节点造成更多的重点放在一个RTL签字方法,正确的道路去那里取决于你问谁。