使用一个处理器描述语言提高修改和优化指令集的效率。
在一个以前的文章,我们考虑如何创建领域特定的处理器内核的优化是通过分析软件和试验添加/移除指示。使用打开RISC-V ISA可以成为一个伟大的起点一个处理器,它结合了特定于应用程序的功能和便携软件的访问。
修改指令集的老式的方法是首先手动修改指令集仿真器(ISS)改变ISA,然后更新SDK以反映新的目标指令集。这需要大量的手工工作相关的技术风险。由此产生的SDK几乎肯定会需要提供任何自定义指令intrinsic或内联汇编代码。修改和验证编译器的替代昂贵的在努力,但最终的结果是更好的软件开发人员。类似地,如果一个处理器扩展,传统上是必要的修改编辑RTL的微体系结构,然后验证它与国际空间站黄金参考。
相比之下,以处理器描述语言描述ISA像CodAL显著提高这一过程的效率。的Codasip工作室设计自动化工具集可以自动生成国际空间站和ISA修改一个新的编译器,使优化过程更加简单。但CodAL处理器描述语言不仅仅是限于创建instruction-accurate描述,它也可以用来描述微体系结构(cycle-accurate)。可以检查两个描述的一致性在工作室环境中使用静态分析。
更容易的方法是不仅从RISC-V ISA,但一个完整的RISC-V CodAL中描述的处理器核心设计。核的范围跨越了简单的32位嵌入式核心64位Linux-capable应用与多核处理器的能力。因此,你可以选择一个处理器能够满足已知的基准要求,比如管道深度和/或操作系统的支持,然后专注于创建自定义的扩展来提高性能。从一个已知处理器设计意味着任何新指令的微体系结构是增量显著节省时间和降低风险。
扩展微体系结构后,Codasip工作室分析器提供覆盖分析工具来评估代码覆盖率CodAL,包括线、条件、和表达的报道。为了实现可接受的代码覆盖率,随机汇编程序生成器代码运动提供的非常彻底。角落里困难的情况下,可能需要编写指导测试。
Codasip工作室可以用来生成HDK包括RTL testbench, EDA脚本和UVM环境。UVM环境使至关重要的新处理器的验证RTL对其黄金ISS参考。生成的UVM环境包括默认封面等关键领域的功能点和断言寄存器文件、总线协议,记忆,和缓存。第三方RTL模拟器可以测量功能和RTL代码覆盖率。
最重要的一个RISC-V处理器许可CodAL源代码可以有效地修改和验证。这是一个有效的和高效的方法来创建领域特定的处理器。
|
|
|
|
|
|
|
|
|
|
留下一个回复