虽然有些设计需要的灵活性,许多可能获得更多受益于定制的解决方案。
设计师倾向于设计的灵活性。有很多的原因,主要是显而易见的:你可能不知道今天明天将如何使用芯片——最好设置任何具体推迟到你确定它是如何使用的。你可能不完全理解设计,直到接近完成,和过早优化可以让你在一个困难的局面。和有更多的实际问题,从利益相关者获得支持的一系列限制性的要求可以是非常困难的。让艰难的决定被搁置后几乎总是更容易的选择。
所以,通常的方法是添加更多的灵活性,而不是更少。这意味着允许系统配置的软件,和最近允许硬件本身直接配置嵌入式可编程资源(嵌入式FPGA模块等)。
但还有其他的压力在设计任何芯片,我们现在住在一个post-Moore世界,一些正变得越来越突出。
工序间增加倍收缩和这些新技术的成本上升,有一个专注于增加我们已经有越来越多的技术。对一些人来说,使用现成的组件的策略,减少成本和增加能力随着时间的推移,现在看起来是有缺陷的。这些设计师现在想定制芯片,让他们继续节约成本和增加功能通过定制的解决方案,可以严格的架构来解决特定的问题。在构建一些灵活性的解决方案可能是一个好主意,一般如果是众所周知的问题空间,芯片可以精心设计,解决了这个需要额外的灵活性不浪费资源。
也有参与团队的人需要的成本项目的灵活的部分芯片在最后的解决方案。这些团队通常位于最终用户的组织芯片设计了别的地方,所以现在这些团队必须了解和开发代码芯片他们没有参与设计。这意味着花时间和金钱将让这些团队速度在芯片设计的细节。
完全,这是一个很多的潜在成本,设计师和最终用户——只是定制解决方案使用芯片的灵活性,当这些功能可能已经决定和烤的设计从一开始就。
当然,有些设计需求大量的灵活性,例如支持一个新的标准。标准的努力仍在变化,但是你想成为第一个市场。因此,您可能会想要一些细节还没有同意在一个FPGA芯片后,他们可以改变。当然成本与此相关,但这很可能抵消会议市场的窗口。
处理器嵌入式soc多年来一直主要因为是更具成本效益的通用处理器比试图复制复杂的逻辑直接在硬件,特别是当要运行的软件可能需要改变在稍后的日期。同样的,有具体的问题,你需要专用硬件,但硬件需求将会改变。在这种情况下,允许重新配置硬件可以节省硅区域,导致一个更优雅的设计。然而,这些用例,虽然重要,通常要少——大多数芯片不需要那种程度的重构性。
相反,我们需要的是工作的前期了解芯片设计的问题空间,做出艰难的决定,芯片会和不会做什么。提前做这个工作,你可以有一个更便宜的芯片,准备从最终用户使用最少的工作。结果是你更快的进入市场,有更便宜的产品。
在过去的时候,添加更多的技术可以帮助延迟艰难的决定。在post-Moore世界,更好的工程和更好的架构是成功之路。在Adesto,我们喜欢在ASIC发现过程的整体视图定义这将包括芯片需求也可以允许任何潜在的未来的打样。了解更多关于我们的asic在这里今天。
|
|
|
|
|
|
|
|
|
|
留下一个回复