为什么编程对加快SoC的性能至关重要。
使芯片运行速度不再是保证通过收缩特性或移动到不同的生产过程。现在需要一个根本性的改变在芯片本身的体系结构。
单处理器的日子,甚至是单一的多核处理器,已经一去不复返了。已经把重点转移到不同的处理器为不同类型的数据和许多不同的协议和I / O方案。其中一些仍在发展。
嵌入式fpga是一种新的方式来增加速度与灵活性。在过去,一个常见的策略是嵌入一个处理器在一个FPGA。原来相反的是一个更加有效的解决问题的办法,嵌入FPGA芯片内,既能加快各种操作没有面临淘汰的时候芯片达到生产。在各种各样的新市场,如机器学习,人工智能和汽车、可编程性是最好的方法。
所以在最基本的层面上,eFPGA的好处是什么?和设计团队需要考虑哪些问题?
肯特Achronix System Architect Orthner指出视频,当使用一个离散的FPGA芯片,寻求加速功能设计者面临的最大问题是延迟。最基本的限制因素是一个CPU和FPGA之间的通信在一个相对狭窄的和慢作为PCIe接口。甚至产品广告具有低延迟互联有延迟超过1μs。现实世界的应用程序(例如,加快Linux应用程序),事实上,招致周围15μs延迟。离散系统也产生大量复制的写入,从内存中读取,通常两套DDR内存之间传输数据的过程。
这些因素限制加速的程度,可以与一个离散的FPGA实现。一个相当典型的算法,它可以很容易地拿起25 ms(延迟)简单的CPU和FPGA之间的交易。批处理大量的业务可以帮助减少这种延迟,但只有2.5倍。eFPGA在SoC,共享DDR内存和缓存的能力层次大大加速数据移动从CPU eFPGA回来大约10 ns,大约是常人速度的2500000倍。
eFPGA可以大大提高性能时,FPGA配置。而离散FPGA可能使用一个串行接口EPROM或一个宽8位处理器接口,一个芯片上Achronix eFPGA可以通过128位宽AXI接口,连接片上互连的频率。这高速连接的结果在一个比一个16×改善配置时间相比,一个8位运行频率为100 Mhz的接口,或128×相比,一个串行接口。作为一个结果,一个与100000年eFPGA查找表可以配置在2 ms。
这个令人难以置信的潜力丰富的内针接口eFPGA意味着它相对容易运行多个并行逻辑加速器eFPGA织物内,每个都有自己的128位宽AXI接口。相对较大的eFPGA, 8 128位AXI接口1 Ghz,你的解决方案有一个令人难以置信的潜力1-terabit-per-second数据传输。
通过使用一个eFPGA,公司有可能看到:
我相信你会同意这些都是令人印象深刻的人物。如果你感兴趣了解更多关于Speedcore IP能为你做什么,一定要点击视频。
|
|
|
|
|
|
|
|
留下一个回复