新标准和新材料要很长一段时间来提高性能和减少权力相关问题。
IEEE标准协会研讨会在电子设计自动化(EDA)的互操作性10月24日举行。我发现第一次会议,互操作性挑战:在硅电源管理,演讲的Erich马斯纳导师图形和斯图尔特财富和Adnan汗(手臂)是特别有趣的。今年早些时候,IEEE宣布新版本的UPF值有更好的能力来描述权力意图和EDA行业的广泛支持。去年的手臂谈论它big.LITTLE战略和新Cortex-A53和安- 57 64位架构。今年看到这两个进步联系在一起。
斯图尔特财富呈现下面的幻灯片和强调的需要把权力意图约束及其IP和也需要这些信息是可配置的。UPF的IP配置阶段设计中被称为“黄金”,创造的IP块由IP提供商被称为“铂”和IP实现“硅。”下面的图1从财富的表现说明了这个过程是如何工作的。任何人使用IP和UPF值的新版本可能会经常看到这个术语。
图1所示。细化操作流程
我发现重要的是手臂现在航运Cortex-A53 IP UPF值“白金”约束文件。这是有用的新标准和重要的作用,它会玩前进。
手臂Techcon上周举行,将在本月的博客主题,大卫•Jacquet圣给演讲题为“节能的实现手臂®皮层™-A57 / -A53 FD-SOI过程中处理器核心技术”。他描述了圣圣Cortex-A53处理器实现的28 nm FD-SOI过程。有一个好的网上复制的演讲由圣菲利普·Flatresse FD-SOI过程以及YouTube视频概述。
这个过程看起来很迷人。FD-SOI中提到以前的博客比较晶体管技术,阈值电压控制的问题soc长大9月的博客还提到了IBM的使用SOI Power8实现。这项技术所特有的一个方面是利用的能力body-biasing控制权力和晶体管的性能。
图2。使用Vbb Vt控制(电珠、FD-SOI FinFET)
图2说明了可用的控制阈值电压与UTBB FD-SOI圣是使用的过程,特别是散装或FinFET相比。运用这一技术,圣称之为“well-flipping”,它能够进一步调整晶体管芯片为更好的力量和/或性能,如图3所示。
图3。过程选择井Multi-Vt协整
Jacquet声称的ARM cortex - a9设计和转发body-bias (FBB) 1.0 v他们能够运行在300 mhz @ 0.5 v, 2.3 ghz @ 1.0 v和3.0 ghz @ 1.34 v。这是一个相当令人印象深刻的一系列电压和时钟频率。这也证明UPF值对FD-SOI设计也非常有用。他提到,“腐败行为”(COA)功能UPF值被用来验证Cortex-A53覆盖部分的设计,设计的body-bias大大减少电力使用,不允许活动。在这种情况下,使用辅酶a允许模拟检测和腐败的值在任何活动设计时操作在这个低功耗模式。
|
|
|
|
|
|
|
|
|
|
留下一个回复