确保功率域之间的数据传输不受亚稳态破坏。
降低功耗对于移动和数据中心应用程序都是至关重要的。然而，在最低限度地影响性能的情况下降低功率是一个挑战。解决方案是将设计划分为多个电源域，允许选择性地降低电压水平或关闭分区。
传统的低功耗验证只验证了电源控制逻辑的功能正确性，没有验证电源逻辑对多时钟逻辑的影响。
解决这些时钟域交叉(CDC)问题需要新的功率感知CDC分析技术:
这些低功耗设计和验证方法和技术受到IEEE 1801统一电源格式(UPF)中的改进特性以及来自西门子EDA(西门子数字工业软件的一部分)的Questa CDC和Questa power - aware验证工具的先进功能的支持。最新的UPF标准允许设计人员在设计流程的早期就开始设计和验证配电网络，并在整个设计周期中继续完善配电网络。至关重要的是，设计人员在RTL级别开始对配电网络进行CDC验证。
这种低功耗CDC验证流程是对传统RTL CDC验证流程的增量更改。在传统流程中，低功耗元素是在项目实施阶段添加到设计中的，因此低功耗CDC分析将发生在设计项目的后期。对于Power Aware CDC验证，电源注释将UPF中指定的低功耗元素添加到RTL设计中。
图1:功率感知CDC验证流程。
低功耗CDC分析流程一般遵循以下五个步骤:
对于传统的CDC同步结构设计，采用静态结构分析来识别正确的和不正确的CDC同步结构。对于低功耗设计，必须检查隔离单元和保留单元，以确保不正确的CDC路径是正确的，因为这些单元不应破坏正确的CDC结构，也不应引入新的CDC路径。
先进的低功耗设计正在利用常见的CDC验证技术，以确保功率域之间的数据传输不会受到亚稳态的破坏。这些CDC验证技术包括识别低功耗CDC路径和同步结构，以及对隔离和保留单元的支持。静态结构分析是用于验证CDC路径的典型技术，但对于低功耗设计，必须检查隔离单元和保留单元，以确保识别和纠正不正确的CDC路径。
通过功率感知CDC分析，设计人员能够识别受低功率结构影响的CDC路径。设计人员必须确保隔离信号在CDC路径上正确同步。图2显示了与目标寄存器位于同一时钟域中的数据和隔离启用源。
图2:在正确的时钟域上启用隔离。
此外，CDC分析应该检测隔离信号没有正确同步的场景。在图3中，RTL中表示的B1-B2路径上没有CDC交叉，但是UPF引入了B3-B2 CDC交叉。当断言或取消断言clk2域中的隔离启用时，可能会生成一个异步事件，该事件将导致clk1域中B2寄存器上的亚稳态。设计人员还可以利用功率感知CDC验证来验证正确的保留单元使用情况。
图3:在错误的时钟域上启用隔离。
功率感知CDC分析检测低功率逻辑在同步器的风扇输入中引入组合逻辑的情况。在图4中，从B1到B2同步器的RTL中正确实现了2DFF同步器结构，但隔离单元由UPF描述，隔离逻辑创建了组合逻辑违规。将逻辑扇入同步结构中会降低同步器的可靠性。与CDC组合逻辑违规类似，设计人员应该确保在驱动CDC同步器之前必须首先注册设计逻辑。
图4:隔离逻辑引入组合逻辑违例。
为了报告CDC结果，在不同的方案下报告与低功耗逻辑相关的CDC路径，如这些功耗感知CDC方案示例所示。
pa_combo_logic
UPF将组合逻辑添加到交叉中。
pa_iso_en_no_sync
UPF隔离单元启用信号没有适当的同步器。
pa_retention_restore
UPF保留寄存器恢复端口没有适当的同步器。
低功耗特定方案允许工程师区分非功耗相关的CDC路径和受低功耗逻辑影响的CDC路径。对于专注于低功耗相关问题的团队，单独的方案使他们能够轻松地识别、检查和调试低功耗CDC问题。
IEEE 1801中的连续改进特性允许设计人员在设计流程的早期就开始设计和验证配电网络，并在整个设计周期中继续改进电源网络。至关重要的是，设计人员在RTL级别开始对配电网络进行CDC验证。功耗感知CDC分析使设计团队能够在实现期间将低功耗逻辑添加到设计之前开始CDC分析，并避免在门级设计流程的后期检测CDC错误。
电源管理仍然是物联网和移动设计的关键需求。随着低功耗设计的进步，低功耗设计和验证方法和技术也在不断发展。要深入了解先进低功耗设计对CDC设计和验证的影响，特别是由添加电源控制逻辑(包括隔离单元、保留单元和电平移位器)引起的CDC问题，您可以阅读新的西门子EDA白皮书电源管理打破了我的CDC逻辑吗?本文还介绍了该流程在实际设计中的应用，并分享了结果。
|
|
|
|
|
|
|
|
|
|
留下回复