电源停止有什么问题

在科技史上，降低能耗已成为最紧迫的问题。一方面，它是最大的机会电子工业中最严重的问题。另一方面，廉价能源的滥用与全球变暖、人类灾难和地缘政治冲突有关。在所有情况下，半导体越来越发现自己处于这一切的漩涡中，使芯片更节能已成为各地的首要任务。

从最酷的消费电子产品到最普通的传感器，效率现在是优先考虑的问题。对能源效率和功耗的关注，即随着时间的推移对能源的使用，已经成为芯片开发各个方面的首要考虑因素，无论工艺节点、晶体管形状、集成了多少IP块或芯片上有多少功能。在某些市场，如可穿戴设备或移动电子产品，电池寿命是主要的定义因素。

“可穿戴设备的主要问题是功耗，”CEVA营销副总裁埃兰·布里曼(Eran Briman)说。“功耗是一个非常重要的限制因素。电池的尺寸很小，所以有重量限制，但设备一直在听或看。你必须让所有这些成本敏感。”

另一种情况是带有插头的设备，比如洗碗机，其能效被列在标签上，显示的是平均年运行成本，而不是电池续航时间或一次充电可以行驶多少英里。但即使在那里，能源效率也变得越来越重要。

“有些行业对电力的要求更高，”Jasper Design Automation的工程副总裁劳伦斯·洛(Lawrence Loh)说。“这也会影响到选择哪个IP、系统架构如何工作以及软件。但也有一些领域的标准较低，比如电器，你希望它们功耗低，但并没有那么严格。在所有这些设备中，你都需要验证一切正常，但对于电力来说，现在做什么都太晚了。”

设计出错的地方
不太明显的是，真正影响功率的窗口在设计周期中进一步向前移动。就像汽车和里程一样，IP功耗可能因用户而异。从整体功率预算的角度来看，区块并不总是表现得像预期的那样，特别是当功率域不规律地打开和关闭时。以物联网为例，一些设备一直处于开启状态，而另一些设备可能会在短时间内开启——使用的型号远远超出了典型的SoC设计。

“你需要非常清晰的分区，因为IP需要满足电力配额，”Loh说。“系统人员必须决定有多少功率域以及软件的规格，然后软件人员需要做正确的事情来利用硬件。通过仔细的计划和沟通，你希望一切都能顺利进行。但现实是，系统和硬件工程师几乎不与软件工程师交流，而软件工程师可能没有充分利用硬件。即使你确实利用了处理器中的所有核心，你也可能会以预期的方式利用它们。”

他并不是唯一看到这种影响的人。Mentor Graphics负责设计和创作业务的技术营销工程师Jon McDonald表示，通过高层分析来定义IP需要做什么相对简单。细节是魔鬼——在复杂的soc中，有大量的细节。

“IP可以用在很多方面，即使你在电力预算范围内设计一些东西，如果所有东西都同时打开，许多嵌入式系统也无法正常工作，”麦克唐纳说。“你可以对所有的用例进行建模，并确定系统在同一时间或任何时候有多少可能是开启的，但你也需要确保你对交付电力系统的真正关键设置了适当的控制。”

他说，软件也是如此。软件和系统之间的交互可能很快失去控制，因为有太多可能的排列。

“通过功率优化，你可以拥有成百上千种功率状态，”他指出。“挑战在于理解事物应该处于哪种权力状态，所以你做什么和你需要做什么变得更加复杂。在如何利用这些不同的功率状态方面，软件必须更加智能。”

建立正确的方法
意想不到的使用模型只是问题的一部分。在电力预算有限的设备中，规划需要从架构前级别开始。它必须在设计流程甚至硅后的多个阶段进行验证。它必须在整个过程的多个阶段签署。

亚特兰大能源公司(atlanta)首席技术官伯纳德•墨菲(Bernard Murphy)表示:“电力必须自上而下进行规划，自下而上进行验证。”“规划必须在虚拟模型上进行，或者从设计的早期阶段进行推断。这里没有功率格式标准或可靠的建模方法，因此这很大程度上是一个纸质/电子表格练习——在用例的每个阶段将预期的用例映射到估计的功率。值得注意的是，(今天)与RTL或门级功率模型的连接很少。最精确的方法适用于对设计的增量细化，您可以从硅的测量中推断出之前的转速，根据工艺、频率和电压变化进行调整。”

应用此方法在很大程度上依赖于非常稳定的体系结构。它不适用于新的或快速变化的架构，在这些架构中，判断和表征实验是新IP弥补漏洞的必要条件。

“自底向上的验证有两个组成部分——我在UPF中定义的功率意图是否与RTL/门级/后实现门级一致，以及在这个级别上建模的估计功率是否与我早期的计划实验相对应，”Murphy说。“第一个问题目前得到了合理的处理。从RTL到pg-netlist级别，可以检查功率意图与设计的一致性，使其成为真正的签收步骤。检查估计的功率更具挑战性，因为您需要将详细级别的功率建模精度(RTL/门级)与系统级别的活动结合起来。一种一阶检查是将ip级功率估计与用例建模中使用的值进行比较。它们至少应该是相似的，尽管这很难说是一个终止检查。更准确的方法是至少在基于模拟器的设计模型上运行一些软件，并使用跟踪转储来估计功率。目前有支持这种方法的方法，但是跟踪转储所有更改会使模拟非常缓慢，限制了您可以对软件进行功能描述的数量，再次使其难以进行验证。”

Synopsys的低功率静电和正式验证营销总监David Hsu也有类似的看法。“从硅的角度来看，你想要驱动硅的功率特性。这意味着电源管理技术，以及所有这些的相互作用，以及它们如何相互关联。当你注销每个IP块时，它们是如何交互的?你必须从一开始就这么做。从下往上，如果你确实有错误，那么签名就不完整。如果出现这些问题，那么系统设计师可能无法使用某些模式，这意味着如果唤醒模式不起作用，则无法随芯片一起发布。”

从哪里开始
关于从哪里开始功率退出过程有不同的意见，但大家一致认为，所有这些都在设计流程的早期进行。功率需要尽早考虑，设计越复杂，对功率越敏感，就越早开始。此外，功能描述和约束需要在多个工程团队之间用他们自己的语言进行交流——如果这是一个多国开发过程，有时是字面上的交流。

Ansys-Apache的产品工程和支持副总裁Aveek Sarkar说:“有一家公司正在开发一种信息娱乐芯片，它将六个不同的芯片集成在一个芯片上。“它包括软件控制的无线电，所以他们不得不担心一个无线电到另一个的噪音，它通过硅基板到模拟无线电，所以你必须做基板分析，以及。然后你有软件人员与软件包和芯片人员一起工作，所以担心IP是否能工作以及它是否能在上下文中工作绝对是重要的。例如，当你发布IP时，你必须确保你嵌入的规则是，你不能将电源电压降至低于设计电压的10%。”

不同IP块之间的交互是另一个挑战。IP越多，使用IP的方式越多，挑战就越大。

Rambus的产品营销高级总监弗兰克·费罗(Frank Ferro)说:“人们花了很多精力来描述时间预算。”“因此，在DFI (DDR PHY)领域，一个IP块是否与另一个IP块很好地合作是一个大问题。为了保证这种情况的发生，我们公司和提供内存控制器的公司之间需要进行一些努力。实际上，你在这里要处理的是接口和粘合逻辑的描述。”

如果弄错了，会对功率产生深远的影响，但要充分理解这一点，从而能够真正地在功率方面进行验证是极其困难的——特别是在一个芯片上有多个电源域被开关时。

学习曲线
虽然先进的芯片制造商如博通、高通、意法半导体和飞思卡尔已经与功耗问题斗争了好几代，而且实际上已经非常擅长这个问题，但从65nm作为主流节点到40nm和28nm的转变也使功耗退出成为一个主流问题。

Calypto营销副总裁马克·米利根(Mark Milligan)说:“有一类客户是电力方面的专家。“我们看到的最大变化发生在市场中间。没有深入的专业知识，他们开始做功率分析。对于所有这些人来说，权力突然变得非常重要，他们需要迅速学会这一切。”

他说，真正的问题出现在这些公司进行电力调整或知识产权提供商为他们进行动态更改时。这样一来，电力预算就不存在了，电力注销就更加困难了。

但即使是在前沿领域，这种专业知识也并不总是能克服多个权力领域的挑战和急剧增加的复杂性。

Cadence产品总监Jerry Zhao表示:“在前沿领域，他们可能有几十个强大的领域。”“你必须分析电流，这是非常复杂的。这些客户可能不理解所有的序列。他们可能知道哪些会对芯片造成最大的损害，但可能有25个功率域，他们只分析其中的一些。他们这么做是有原因的。在一个电力领域，你可能有一个500万个实例和20万个交换机的区块，你需要优化以确保增长不会太糟糕。”

虽然需要本地化电源输出，但出于这个原因，它也需要在设计过程的最后在全芯片级别上完成。“如果它不是一个完整的芯片，边界条件可能会有所不同，”赵说。这是一个没有人愿意去解决的问题。