想象力出售;Silvaco购买SoC的解决方案;更新安巴气;RISC-V处理器痕迹。
并购
Silvaco将收购SoC的解决方案添加更多的IP的经验,公司的投资组合。SoC的解决方案,总部位于亚特兰大,乔治亚州,重点是预先配置的IP子系统和IP针对低功率物联网和机器对机器通信。交易条款没有披露,但收购预计将很快完成。
想象力把其余的公司吗出售在收到利息从几个不知名的政党。今年5月,想象力宣布MIPS和Ensigma团体被苹果出售以下声明,它将不再使用想象力的GPU的IP。据该公司介绍,销售“顺利和指示性建议已收到企业。”
工具
UltraSoC发达处理器基于开源RISC-V跟踪支持产品架构。规范处理器跟踪将采用RISC-V基金会。一个实现从公司在Q42017可用。
薄荷验证委员会宣布支持台积电的28 nm高性能紧凑型+ (28 hpc +)的过程。董事会包括一个测试芯片与薄荷的eFPGA IP核,并提供所有所需的硬件和软件的验证完成eFPGA设计流程。
专业设计宣布三个新的FPGA模块的FPGA原型设计的解决方案。基于Xilinx Virtex和英特尔Stratix,优化信号完整性和董事会根据公司可以达到的最大点对点速度1 Gbps单端/标准的FPGA IOs和23 Gbps的IOs高速收发器和专用高速连接器。
知识产权
手臂宣布安巴5连贯的主要修订中心接口(CHI)协议,问题B,目的是改善内存延迟和数据吞吐量在手臂的最新一代的IP。关键特性包括缓存藏,原子操作,RAS数据保护信号。该规范将在今年晚些时候可供下载。
节奏发布其安巴5 B VIP气问题。它包括所有形式的气事务,全面检查,覆盖模型,提前调试功能。它是由工具为相干和非相干性的互联系统级的数据完整性和性能分析功能来帮助优化系统性能。
Synopsys对此也拔开瓶塞VIP和源代码测试套件的手臂安巴5气问题b .贵宾提供了延迟和吞吐量性能指标分析,一个可配置的互连模型,参考验证平台和系统级检查协议,数据完整性和缓存一致性。
Rambus发布JEDEC-standard持久存储寄存器时钟驱动(NVRCD)使用DDR4非易失性双列直插式内存模块(NVDIMM)。据该公司介绍,NVRCD使NVDIMMs结合性能的DRAM存储类记忆的持久性。它在数据率高达3200吨/ s,针对高性能、大容量的企业和数据中心系统。
手臂扩大其DesignStart项目包括Cortex-M3处理器。程序允许使用的核心没有前期评估和原型开发许可费用,以及IP访问子系统。需要下载许可证开始商业开发。
节奏扩展手臂DesignStart计划工具的访问,包括Cortex-M3处理器和CoreLink sdk - 100系统设计工具。DesignStart用户可以获得一个评估试验节奏的托管环境设计方案包括混合信号工具优化使用Cortex-M系列处理器。
Arastu系统拔开瓶塞LPDDR3/4 DRAM内存控制器的核心,提供性能高达4266吨/ s。IP符合各自的电平标准和兼容DFI3.1/4.0 PHY从任何供应商或体育。
ChipEstimate推出了一个新工具比较多个IP。
最新版本的NVM表达,该规范用于访问ssd作为PCIe总线或面料,发布。版本1.3中的新特性包括灵活的能力将SSD资源分配给特定的虚拟机,引导SSD在低资源环境中,完全消除SSD,以及提供更好的耐力NAND-based SSD的云托管应用程序。
交易
有限元分析软件和Synopsys对此正联合起来,集成Ansys的电源完整性和可靠性技术签收Synopsys对此的物理实现的解决方案在设计使用。Synopsys对此黄金时段和Ansys之间的反馈回路的运行也将提供。
ArterisIP和ResilTech合作在定量和定性的功能安全评估ArterisIP Ncore缓存相干互连和弹性包IP,以及一套完整的ISO 26262交付为多个SoC设计参考。
认证
Synopsys对此的设计平台和嵌入式内存IP启用在GlobalFoundries”7海里领先的性能(lp) 7日FinFET过程技术。这两家公司也合作DesignWare内存编译器女朋友7海里的过程。
抑扬顿挫的自定义/模拟和总流量数字和工具被签收启用对于v0.5GlobalFoundries”7 lp FinFET技术。7 lp此后用于早期客户的设计。
|
|
|
|
|
|
|
|
|
留下一个回复