发现和修复关键信号完整性问题无需学习复杂的信号完整性的工具。
在今天的微型集成电路包装设计周期,它几乎是必要的,我们尽可能早地抓住和正确的路由问题,使得仿真设计周期的一部分。布局工程师需要一个快速、准确的方法找出布局错误通过观察阻抗值的变化和高耦合,由于附近的信号。不幸的是,布局工程师通常没有接触昂贵和复杂的信号完整性的工具。此外,时间学习一个新的和复杂的工具是奢侈品在处理已经处理项目的最后期限。好消息是,高速分析和检查环境中引入了快板包装设计师+框架。新工作流集成设计阻抗和耦合在快板包装设计师+ SiP布局选项由Sigrity解算器允许快速和简单的方法来分析布线后的包不花时间和精力在一个复杂的工具。
-2019年17.4 QIR2释放,一个新的菜单,添加工作流管理器,adp +与SiP布局。在这篇文章中,我们将通过阻抗和耦合工作流运行的步骤。
甚至从仿真开始之前,确保以下几点:
真正的阻抗问题设计可以通过运行阻抗分析确定并解决工作流。打开分析工作流接口,选择分析─工作流管理器。
使用选择网选项选择网从设计至关重要。这些蚊帐被选中(X)网部分列出的UI。如果你启用选择适用于所有工作流复选框,选中的网也用于耦合工作流。
单击“开始”开始仿真分析。如果你看到以下失败消息,这意味着sigrity_eda_dir变量没有设置。打开用户首选项编辑器并正确设置变量,再次运行仿真。设置和运行仿真非常容易,可以很快完成。
没有看到这个消息表明成功的运行和结果是在工作流加载。阻抗分析忽略了导线债券出现在设计模拟。现在,选择阻抗视觉覆盖的颜色视图阻抗结果设计画布上。从红色到蓝色,彩色规模随着汇总表,使它容易找到信号阻抗很高,需要快速修复设计。高阻抗可由各种原因引起的,如差距在地平面层的变化,或跟踪宽度的变化,但有一件事是肯定的——高阻抗需要快速修复设计。减少阻抗,点击表中的数据点导航到跟踪。解决这个问题并重新运行仿真来验证它。
保存分析结果并重新加载它们。您还可以使用save保存完整的工作流选择和设置工作流选项,然后重用使用负载工作流保存工作流通过导入它。
潜在的耦合问题也可以发现当你完成你的设计通过运行的耦合分析。从下拉菜单中选择耦合工作流分析工作流的UI。
运行仿真所阻抗分析流程。选择耦合视觉模拟完成后,分析结果在画布上。痕迹与耦合问题突出显示在表中列出了画布和受害者和侵略者网。调整间距痕迹消除或最小化耦合问题。再次运行分析来检查你的修正。
在设计分析包装设计帮助布局设计者找到和解决的关键信号完整性问题无需学习复杂的信号完整性的工具。
|
|
|
|
|
|
|
|
留下一个回复