中文 英语

SVT:六堆垂直晶体管


本文提出了一种新的设计架构先进逻辑SRAM细胞使用六个垂直晶体管(载波传输沿Z方向),逐个堆叠起来。虚拟制造技术是用于识别不同的流程集成方案,使该体系结构的制造竞争XY足迹在一个先进的逻辑节点:一个单位细胞……»阅读更多

特定领域的记忆


特定于域的计算可能会风靡一时,但这是避免真正的问题。更大的担忧是节流处理器性能的记忆,消耗更多的电力,占用芯片面积。记忆需要摆脱现有的刚性结构的首选软件。当算法和记忆一起设计,性能显著改善和公关……»阅读更多

MRAM在多个方向发展


磁阻的随机存取存储器(MRAM)是为数不多的几个新的非易失性内存技术针对广泛的商业可用性,但设计MRAM芯片和系统不是简单地添加其他类型的内存。MRAM不是all-things-for-all-applications技术。需要调整的目的。mram针对flash也不针对sram,和副更小……»阅读更多

在更快的隐性成本,低功耗的人工智能系统


芯片制造商正在建立数量级的更好的性能和能源效率为智能设备,但要实现这些目标他们也正在权衡,将产生深远持久的,在某些情况下未知影响。这些活动的直接结果推动智能边缘,这需要过程,分类和管理大规模增加哒……»阅读更多

Imec的计划继续扩展


在12月,IEDM开幕式主题(技术上“全体1”)是由斯里兰卡Samevadam Imec。他的演讲题为“对原子渠道和解构芯片。”He presented Imec's view of the future of semiconductors going forward, both Moore's Law (scaling) and More than Moore (advanced packaging and multiple die). It is always interesting to hear Imec's view of the world sinc...»阅读更多

微控制器和单片机


曾经有一段时间微处理器和微控制器在不同的设备上。从来没有一个问题,哪一个你是处理。但是内存架构的变化使现代设备的区别。有很多方式微处理器和微控制器可能有区别。但是没有统一的协议是如何年代…»阅读更多

处理的亚阈值变化


芯片制造商正在推进的亚阈值操作,以延长电池寿命,降低能源成本,增加一套全新的设计团队的挑战。虽然过程和环境变异长对先进硅过程节点,大多数设计标准“super-threshold”政权。相比之下,亚阈值设计有独特的差异……»阅读更多

慢金属沼泽SoC性能下降


金属互连延迟增加,抵消一部分收益更快的晶体管在每个连续的流程节点。老架构出生在当时计算时间限制器。但随着互联越来越被视为高级节点上的限幅器,有机会重新思考我们如何构建systems-on-chips (soc)。“互连延迟是一项基本tr…»阅读更多

DRAM, 3 d NAND面临新的挑战


这是一个颠倒的内存市场的过程中,这并不是结束。2020年迄今,需求略好于预期的两个主要的内存类型——3 d NAND和DRAM。但是现在有一些市场的不确定性在放缓,库存问题和一个正在进行的贸易战争。此外,3 d NAND闪存市场正朝着新技术一代,但有些enc…»阅读更多

Execute-in-Place怎么了?


执行代码直接从非易失性内存,存储,极大地简化了计算体系结构——特别是对于简单的嵌入式设备如微控制器(mcu)。然而,记忆和逻辑过程的分歧使得今天几乎不可能。术语“execute-in-place”或“XIP”,起源于单片机的嵌入式内存也让XIP可行……»阅读更多

←旧的文章 新帖子→
Baidu