标签:产品毛羽

缓解早期错误检测的负担
通过罗布·范Blommestein- 8月26日,2021 -评论:0

集成电路设计师在恒定压力下提供bug的代码满足越来越严格的要求。众所周知,越能被探测到的缺陷在开发过程的早期,更快和更容易的开发工作。然而,早期故障检测需要一个验证开销的设计师可以在设计过程繁琐和影响……»阅读更多

更好的安全性,降低成本
通过埃德·斯珀林8月- 10,2020 -评论:0

多年来,芯片制造商边缘化的安全芯片,而是依靠软件解决方案。最终这种方法赶上他们,创造恐慌争相插头附近的弱点包括投机执行和分支预测,以及阅读能力与商用芯片的数据工具,如光学探针。有几个原因th……»阅读更多

产品毛羽RISC-V设计
通过亚历克斯Gnusin- 7月30日,2020 -评论:0

随着开源RISC-V指令集架构(ISA)的势头继续发展,越来越多的RISC-V设计解决方案和他们的灵活性,问题出现了选择最可靠和健壮的解决方案从一个竞争者的数量。当然,RISC-V IP设计必须符合基本ISA标准和证明合规应该包含一个测试套件。但上海…»阅读更多

产品毛羽与ALINT-PRO Active-HDL之内
通过Aldec- 10月24日,2018 -评论:0

Active-HDL提出了一个通过集成ALINT-PRO early-bug-detection流。Active-HDL用户具有访问两个不同的产品毛羽的方法支持ALINT-PRO:完整的芯片级产品毛羽和单位产品毛羽。两种方法相互补充,通常应用在设计周期的不同阶段。单位产品毛羽是一种相对较新的方法,也可以化合的……»阅读更多

UPF-Aware Clock-Domain穿越
通过埃德·斯珀林8月29日,2018 -评论:0

Synopsys对此“Namit Gupta与半导体工程对低功耗设计技术最先进的流程节点,包括如何验证的影响疾病预防控制中心对权力在寄存器传输级,如何避免错误post-RTL插入造成的低功耗设备(如隔离、保留和换档器水平。https://youtu.be/HwRe9DHLfmg»阅读更多

实现RTL-To-Netlist等价
通过Aldec1月30日,2018 -评论:0

在RTL级运行质量测试和回归,甚至修复所有发现的设计缺陷并不能保证完美的硬件设计。确保没有错误在目标硬件,需要确保完美的RTL代码转换技术网表。这轮流设置“design-for-implementation”编码的要求,在设计师…»阅读更多

选择正确的Superlinting技术早期的RTL代码的签收
通过节奏- 6月28日,2017 -评论:0

没有人可以经历数周的验证才发现问题的寄存器传输级(RTL)代码,功能上可能不是错,但不要为成功实现遵循现有的规则。传统线头工具已成为无效在评估RTL代码对于今天的更大,更复杂的设计。然而,superlinting技术,如节奏J……»阅读更多

清洁硬件描述语言(VHDL)和SystemVerilog Sigasi:
通过埃德·斯珀林1月30日,2017 -评论:0

硬件工程师总是看着软件工具和方法有一定程度的嫉妒。在硬件方面已经接受了必要的纪律,从而获得产品发布前,在很大程度上,因为它太贵了修复一个错误在硬件,工具和语言通常更和方法更严格。像软件一样,他们必须在…»阅读更多

驯服的棉絮和正式
通过Ravindra Aneja- 09年4月,2015 -评论:1

设计师已经使用多年,以确保产品毛羽工具设计遵守建议的编码规则。产品毛羽工具验证RTL写在一个明确的方法确保下游工具(模拟、合成等)不解释的代码不正确,导致设计、验证、时间或实现问题。产品毛羽工具利用快速和浅……»阅读更多

SoC签收超过RTL意味着什么?
通过格雷厄姆·贝尔- 5月30日,2013 -评论:0

失败的成本持续上升,SoC工程师看到日益增长的重要性确保他们的工作是尽快尽可能正确的设计过程。他们不能把错误从一个阶段到下一个,在那里生长的影响,而他们的原因变得更加模糊。这个需求正在推动的转变设计探索和切换注册…»阅读更多

  • 赞助商

关于

导航

与我们联系

版权©2013 - 2023 SMG |服务条款|隐私政策
Baidu