周评:半导体制造、测试


Imec公布其半导体路线图,呼吁加倍计算能力每六个月来处理数据爆炸和新数据密集型的问题。Imec名叫五墙(缩放、内存、电力、可持续性、成本)需要拆除。路线图(下图)从7到0.2 nm(2埃),到2036年,包括四代的gate-all-around场效应晶体管紧随其后3个…»阅读更多

未知和挑战先进的包装


首席执行官迪克·Otte Promex行业,坐下来与半导体工程讨论未知材料属性,对焊接的影响,环境因素为何如此重要的复杂的异构包。以下是摘录的谈话。SE:公司已经设计异构芯片利用特定的应用程序或用例,但th…»阅读更多

的路径已知良好的互联


Chiplets和异构集成(HI)提供一个令人信服的方式继续提供改善性能,力量,区域,和成本(PPAC)摩尔定律放缓,但选择最好的方式来连接这些设备,所以他们的行为一致的和可预测的方式成为一个挑战选项的数量还在继续增长。更多的可能性也带来更多潜在interac……»阅读更多

计量选项增加设备的需求转变


半导体晶圆厂正在采取一种“甲板上所有的手”的方式来解决艰难的计量和收益管理的挑战,结合工具、流程和其他技术的芯片产业转型nanosheet晶体管在前端和后端异构集成。光学和电子束工具正在扩展,而x射线检查被添加在一个案子-…»阅读更多

设计多个模


将多个死亡或chiplets集成到一个包被证明是非常不同的比把它们放在相同的死,都是发达国家在同一节点使用相同的铸造过程。作为设计变得更加异构和分类,他们需要建模,妥善floor-planned,验证,和调试的一个系统,而不是作为单独的组件。Typi……»阅读更多

2022年适应广泛的转变至关重要


变化带来了机遇,但并不是每个公司都能够做出快速利用这些机会。其他人可能反应太快,之前他们正确理解的影响。在一个典型的年份,乐观是供应充足。任何被视为积极的趋势继续,任何负面被视为转身。通常情况下,在今年晚些时候…»阅读更多

异构组装数据表


医学和生物技术设备通常包括光学、化学、射频和液体元素。有些是结合电子设备来增加功能或与环境互动。生产这些设备,多种技术组合成一个具有成本效益的方式,理想的情况是使用一个快速的过程开发周期减少投放市场的时间。结合技术,以及结合……»阅读更多

3月向Chiplets


天的单片芯片开发最先进的流程节点正在迅速减少。几乎每个人都在设计的前沿工作展望某种类型的先进包装使用离散异构组件。现在的挑战是如何将整个芯片行业转入这个分类模型。它需要时间、精力以及大量reali……»阅读更多

全数字MDL-Based快速锁定时钟发生器低功耗Chiplet-Based SoC设计


新技术论文题为“快锁全数字时钟发生器为节能Chiplet-Based系统”被Hongik大学的研究人员发表,首尔,韩国。“一个全数字时钟倍频器,实现优秀节能chiplet-based锁定时间的芯片系统(SoC)设计。拟议的架构是基于一个all-digi……»阅读更多

准备好,集,与3 d-ic:超越摩尔定律


安东尼Mastroianni和戈登•艾伦西门子EDA 3 d ICs是一个激动人心的和有前途的异构先进包装技术扩展到三维。虽然远离主流,3 d IC的时间即将到来,作为chiplet标准化的努力和支持工具的发展开始让更多的球员3 d IC可行的和有利可图的,或大或小,产品w……»阅读更多

←旧的文章 新帖子→
Baidu