中文 英语

高速物理和SerDes中时钟分布网络的抖动预算


本文提出了一种简单而实用的MOS时钟缓冲链的周期性单音电源诱导抖动(PSIJ)估计方法。该估计方法的解析闭式表达式在代数上简单,不需要预先知道电路器件SPICE参数,只需要少量的电路仿真结果。该表达式非常适合于预测PSIJ周期,…»阅读更多

时钟被扭曲了


在逻辑层面上,同步设计非常简单,时钟就这样发生了。但是时钟网络可能是芯片中最复杂的,它在物理层面上充满了最多的问题。对某些人来说,时钟就是芯片的交流电源。对其他人来说,它是一个几乎无法分析的模拟网络。具有讽刺意味的是,没有语言来描述时钟,几乎没有工具…»阅读更多

故障前监控IC异常


半导体工艺和设计的复杂性不断上升,正推动越来越多地使用片上监控器来支持IC从诞生到寿命结束的数据分析——无论预计寿命有多长。长期以来,工程师们一直使用片上电路来协助制造测试、硅调试和故障分析。提供内部的可见性和可控性…»阅读更多

时机至关重要


如今先进的16/7nm系统级芯片(soc)在追求更低功耗的同时,面临着越来越多的变化。当晶体管的尺寸按照摩尔定律继续缩小时,阈值电压无法缩放。这导致了广泛的定时变异性,导致定时关闭困难,设计重新旋转和低功能良率。了解如何ANSYS路径FX与其独特的变化…»阅读更多

边际效用已经过时了吗?


为了使解决复杂设计问题的过程自动化,传统的方法是将它们划分为更小的、可管理的任务。对于每一项任务,我们都构建了最佳的解决方案,并随着时间的推移不断完善。此外,我们还通过定义边界或边界来管理任务之间的相互依赖关系;这些通常是用于…的最佳值和最差值。»阅读更多

信号完整性问题


《半导体工程》杂志与[getentity id="22186" comment="ARM"]研究员Rob Aitken坐下来讨论信号完整性;[getentity id="22017" e_name="Mentor Graphics"]地点与路线部高级工程总监PV Srinivas;以及[getentity id="22026" e_name="Atrenta"]的首席技术官Bernard Murphy。以下是那次谈话的节选。»阅读更多

Baidu