中文 英语

标签:Ciena

一周回顾-物联网，安全，汽车
通过杰夫Dorsch- 2019年10月4日-评论:0

Cadence Design Systems正与Adesto Technologies合作，开发扩展串行外设接口(xSPI)通信协议生态系统，用于物联网设备。用于xSPI的Cadence内存模型允许客户确保在xSPI系统中与主机处理器一起优化使用八进制NOR闪存，包括支持Adesto的EcoXiP八进制xSPI…»阅读更多

本周回顾:物联网，安全，汽车
通过杰夫Dorsch- 2019年7月19日-意见:0

Arm推出了其“灵活访问”计划，该计划为芯片上的系统设计团队提供了试用该公司半导体知识产权以及来自Arm合作伙伴的知识产权的能力，然后他们才承诺获得知识产权许可，并仅为他们在生产中使用的知识产权付费。新的参与模型预计将被证明对物联网设计项目和…»阅读更多

为验证添加顺序和结构
通过布莱恩•贝利- 2019年5月30日-意见:0

你无法改进你无法测量的东西，当涉及到方法论时，测量的概念变得更加困难。在组织中增加个人的技能、能力和经验水平的概念，这可能会影响他们采用某些技术的能力，这需要相当的重视。这就是能力成熟度模型(CM…»阅读更多

晶圆代工厂扩大平面的努力
通过马克LaPedus- 2015年6月18日-评论:0

随着供应商开始加快他们新的16nm/14nm finFET工艺，领先的代工业务的竞争正在升温。但这并不是代工领域的唯一行动。他们还通过推出新的28纳米和22纳米工艺，扩大了在前沿平面市场的努力。一方面，台积电推出了基于批量CMOS技术的新型28纳米芯片。在一个…»阅读更多

FD-SOI Vs. finfet
通过埃德·斯珀林- 2015年5月13日-意见:3

《半导体工程》坐下来，与技术研发集团副总裁Philippe Magarshack (getentity id="22331" comment="STMicroelectronics")比较了转向finfet与完全耗尽绝缘体上硅([getkc id="220" kc_name="FD-SOI"]的好处、风险和挑战;Marco Brambilla， [getentity id="22150" e_name="Synapse D…»阅读更多

FD-SOI Vs. finfet
通过埃德·斯珀林- 2015年4月30日-意见:0

《半导体工程》坐下来，与技术研发集团副总裁Philippe Magarshack (getentity id="22331" comment="STMicroelectronics")比较了转向finfet与完全耗尽绝缘体上硅([getkc id="220" kc_name="FD-SOI"]的好处、风险和挑战;Marco Brambilla， [getentity id="22150" e_name="Synapse D…»阅读更多

FD-SOI Vs. finfet
通过埃德·斯珀林- 2015年4月16日-评论

《半导体工程》坐下来，与技术研发集团副总裁Philippe Magarshack (getentity id="22331" comment="STMicroelectronics")比较了转向finfet与完全耗尽绝缘体上硅([getkc id="220" kc_name="FD-SOI"]的好处、风险和挑战;Marco Brambilla， [getentity id="22150" e_name="Synapse D…»阅读更多

  • 赞助商

关于

导航

与我们联系

版权所有©2013-2022 SMG |服务条款|隐私政策
Baidu