系统级打包权衡

人工智能、机器学习、汽车、5G等前沿应用都需要高带宽、高性能、低功耗和低延迟。他们还需要以同样或更少的钱来做这件事。

解决方案可能是将SoC分解到一个封装中的多个芯片上，使内存更接近处理元件，并提供更快的周转时间。但是，无论采用何种先进的包装方法，实现这一目标的权衡变得越来越复杂。

在基于pcb的系统中，一块板上有许多设备。随着时间的推移，随着扩展允许更紧密的集成和增加密度，有可能将所有东西都放在一个模具上。但这也膨胀了一些设计的尺寸，甚至在最先进的工艺节点上，实际上可以超过十字线的尺寸。

但是选择在同一个模具上保留什么，在其他模具上放置什么组件，以及如何将它们打包在一起，都有很多选择。

Synopsys高级员工、产品经理丽塔·霍纳(Rita Horner)表示:“2.5D和3D技术让这一切变得非常复杂，人们并不总是能理解到底发生了什么。”“你到底要怎么做呢?”你是怎么规划的?在知道什么应该放在什么里面，以什么配置之前，你如何进行探索阶段?这些都是很多人面临的挑战。然后，你用什么工具来优化你的计划，你的设计，你的实施验证?市场上有这么多不同的积分工具，令人难以置信。这是字母汤，人们很困惑。这是关键。你是如何实现的呢?”

图1:一些先进的包装方案。来源:Synopsys对此

从历史上看，许多芯片制造商都采用了SoC方法，其中还包括一些模拟内容和内存。这很可能是一个单一的集成SoC，其中所有的IP都在一个芯片上。

“有些人仍然这样做，因为对于他们的商业模式来说，这最有意义，”西门子旗下的Mentor产品营销总监迈克尔·怀特(Michael White)说。“但今天，肯定有其他公司将CPU放在一个芯片上，以(台积电)info方式连接，或者将硅中间体连接到HBM内存上。在同一硅中间层上可能有其他外围IP来执行某些功能。不同的人使用不同的高级包装方法，这取决于他们要去哪里。他们是否进入数据中心，在那里他们可以为他们创建的集成包收取真正的溢价?还是他们会进军对成本和能耗非常敏感的移动领域?他们可能更倾向于info风格的软件包方法。”

或者，如果模具配置包含相对较少的模具，并且是相对对称的，TSMC InFo可能被利用的地方，他们通过InFo连接所有的东西，没有硅中间体，所有的东西都坐在有机衬底上。他说，有很多不同的配置。“这实际上是由你有多少死亡驱动的?你要连接的芯片或小芯片的布局是否相对较少并且是相当对称的配置?如果可能的话，可以使用InFo风格的技术以及其他OSAT方法，而不是硅中间体，因为硅中间体是另一块必须创建/制造的硅，因此成本更高。你的材料清单有更多的成本，所以你使用它，如果你的性能绝对驱动它的需求，或者你有芯片的数量驱动你往那个方向。我们看到的另一种方法是人们试图在硅中间体中放入一些有源电路，比如硅光子学器件。从大局来看，包装技术的应用是无处不在的，这实际上是特定应用的功能，市场，芯片或模具数量的复杂性，等等。”

系统级问题
所有这些都说明了继续在系统中取得进展的持续追求，这体现在任何数量的架构选择、计算引擎决策以及打包选项中。决策过程中最重要的是成本。

“小纸片在那里非常有趣。这似乎是目前处理成本的首选解决方案，”Imagination Technologies技术产品管理高级总监Kristof Beets说。“我们看到许多gpu必须通过复制多个并将它们连接在一起来实现可扩展。增加节点在某种程度上是很好的，但成本不是很大。真正的问题是如何有效地制造一个7nm或5nm芯片，然后用任何选择的技术将它们连接在一起，理想地将性能提高一倍。工程团队希望通过单一芯片投资来创造多种性能。”

在这里，首先要提出的问题是，你是否确切地知道你将为什么应用程序创建芯片。

Vtool公司的设计工程师Aleksandar Mijatovic表示:“这个市场变化很快，所以你永远无法确定，在开始设计芯片时为应用程序设定的要求，在设计和验证周期结束时是否会保持一致。”“这是第一个需要考虑的问题，它必须推动你加入比实际需要更多的功能。许多公司会努力向前看，为标准、协议和速度的变化做好准备，以免失去即将到来的那一年的市场，当应用程序中的其他组件升级时，他们只是将一些基于一年标准的东西推向市场。”

其他问题必须注意。Mijatovic说:“完整的设计，完整的验证，加上口罩的制作，制造是一个相当昂贵的过程，所以你可能会认为有太多的逻辑，因为它比生产两种或三种口味的芯片进行完整的验证，完整的口罩和整个包装线更便宜。”“有时候，不使用某些功能比大量生产它们更便宜，就像AMD推出双核四核处理器时一样，只是关闭了两个核，因为它已经安装好了，没有人愿意为缩小的成本买单。很多都归结于架构、市场研究和计算豆子。”

当谈到芯片时，从验证领域的角度来看，前硅验证的最大挑战是可能会有更多的复杂性(即更大的系统)，至少潜在的，以及更多的接口和包级结构需要验证，Sergio Marchese，技术营销经理OneSpin建议。“另一方面，如果你在不同的技术节点上制造了一堆芯片，这些不同的节点不应该影响硅前验证。有一件事是不清楚的:如果你发现有问题，不是特定的芯片，而是它们的集成，那么重生的成本是多少?’”

一次性的解决方案
当今先进封装方法的另一个方面是，许多都是单一设计独有的，虽然一家公司可能正在建造最先进的芯片，但在功率和性能方面，他们并没有得到足够的扩展。他们可能得到了密度，但他们没有得到他们过去从缩放中得到的好处。他们转向包装，以获得额外的密度与架构的变化。虽然这对前沿芯片制造商来说是可能的，但主流芯片制造商如何才能将这种方法用于高度复杂和集成的芯片、芯片和soc ?

这需要对这些系统如何连接在一起的动力学有非常透彻的理解。

Synopsys的霍纳说:“通常情况下，架构师、芯片设计师、封装设计师、PCB设计师都是相互独立的，有时是按顺序在自己的孤岛中工作。”“但芯片级别的复杂性正在增加，由于复杂性，它们不再能够彼此独立运行。如果他们真的想让多模集成成为主流，价格便宜，更可靠，以更快的周期进入市场，就需要一个更加协作的环境，让所有不同的学科，个人实际上可以从设计的早期阶段到实现，到验证，甚至到制造。如果有新的下一代迭代发生，有一个平台可以回头学习，从而能够进一步优化下一代，而不用回到纸和笔，这将是很好的，许多人在开始钻研之前都会使用纸和笔来进行计划和组织。”

然而，没有一个平台可以让所有这些不同的学科相互协作，相互学习。霍纳说:“这种协作环境甚至可以让人们在意识到因为骰子太大而必须分解骰子时，回到画板上。”“由于芯片必须被分解，所以必须添加额外的I/O。但是哪种类型最好呢?如果I/O被放在芯片的一边而不是另一边，衬底层设计的影响是什么?这意味着封装和电路板层面，球被放置在封装中，而不是基材中的C4凸起，或模具中的微凸起。”

她建议，最理想的情况是有一个通用的统一平台，将所有的信息带入模拟环境。“你可以从DDR进程、HBM或cpu所在的CMOS技术中获取信息，然后有足够的信息来提取寄生。然后你可以使用模拟来确保你所做的布线，你所使用的互连线的间距和宽度，或者你所做的屏蔽，将能够满足性能要求。它与过去的方法没有什么不同，但复杂性越来越高。在过去，当你在封装中做一个多模时，每个部分之间几乎没有痕迹。现在，有了HBM，一个HBM连接就有数千个。这非常复杂。这就是为什么我们看到硅中间体能够实现互连，因为它可以实现这种密度水平所需的细粒度宽度和空间。”

回顾过去的摩尔
尽管人们可能更多地关注先进的“超越摩尔”方法，但Mentor的White表示，仍有许多工程团队遵循摩尔定律。他们正在一个芯片上构建一个具有gpu和内存的SoC。

Mentor的White说:“我们仍然看到这种情况，但我们肯定看到有人也在考虑使用多个模具组装。”“今天，这可能包括一个CPU坐在GPU旁边，连接到HBM内存，然后是一系列其他支持IP芯片，可能是高速接口，或射频，到蓝牙或其他东西。我们当然也看到很多公司在谈论这种方法，有多个芯片，包括GPU和所有这些组装，然后使用它作为一种更简单的方法，然后根据不同的市场替换或替换一些支持芯片。在一个特定的市场，你会有射频之类的。另一个市场可能会在SoC上要求一组略有不同的支持芯片，可能更多的内存，可能更少的内存，以满足市场的需求。或者我试图截取不同的价格点。对于顶级产品，我有大量的HBM和更大的处理器。然后，对于一些较低级别的技术节点，我使用了更适中的内存和更小的GPU，因为市场定价不支持前者。”

封装设计的其他必须要求包括能够理解将芯片连接到封装设计的所有不同方式，无论是线键合、倒装芯片、堆叠还是嵌入。

Cadence负责IC封装和跨平台解决方案的产品管理总监John Park表示:“你必须有一个能够理解设计横截面的复杂性的工具。

Park指出，经常被忽视的是连接使用模式。“这很重要，因为芯片设计人员可能会使用一些东西，他们将RTL并将其网列表到Verilog。这就是连通性。董事会成员使用原理图进行连接。然后，封装人员位于中间的某个位置，对于大量的连接，他们可以根据板级上更好的路由灵活地分配I/ o。他们需要能够使用部分原理图来驱动设计，并且能够灵活地创建自己与I/O的动态连接。他们需要有使用电子表格的能力。它不是连接的单一来源，但它可以是，有些人喜欢这样。但更重要的是拥有一个真正灵活的连接模型，允许你驱动原理图、电子表格，实时构建连接。”

Park补充说，重要的是要与掩码级签出工具紧密集成，以改善路由，并具有金属填充和RDL路由的特定知识，以创建更高产量的设计。“最重要的方面是，它是一个传统的BGA工具，但能够与用于DRC和LVS的掩码级物理验证工具集成。所以我可以拿这个布局，在我的验证工具中指向一个规则甲板，任何错误都会反馈到布局中，所以我可以纠正那些错误。对于那些从BGA扩展到一些扇形晶圆级封装的人来说，这是一个重要的流程，”Park总结道。

图2:芯片的基本概念。来源:节奏