尊重重置

重置所有同步设计必不可少的一部分,因为他们允许他们被带进一个已知状态。然而,这样一个简单的过程在一个会导致许多问题SoC。

不再可以重置被认为是一个简单的操作权力最初应用于电路。相反,复位的设计有许多影响成本、区域和routability,它由多个时钟域和复杂权力的岛屿。

最近,复位信号已经开始在业内得到一些尊重。工具是新兴协助复位的设计和验证,以及一些新兴优化策略。尽管如此,一些标准迫使坏习惯不仅依然存在,但变得更糟。希望这只是一个临时的问题基于误解。

重置基础
为什么一个设计需要重置吗?“数字逻辑的力量时,它并不总是显而易见的状态将升高到什么,”解释说,首席技术官超音速。“复位信号的目的是把这些变成一个已知状态。部分的设计,没关系,寄存器等,就拿着数据值。这些可能是通过一些初始化控制步骤,引导过程的一部分。那些控制状态机的基本行为往往需要重置。”

图1:时钟、电源和复位域。来源:萍杨和尤金·曼德尔,硬件和软件:验证和测试,2015年

但这并不是唯一原因需要重置。“你需要考虑重置的温暖冰冷的重置,重置,”亚当•谢尔指出产品管理组主管系统&验证组节奏。“有很多设计,经过温暖重置时遇到错误或有问题的条件。安全关键应用程序尤其如此。”

一个基本的设计决定是否使用同步或异步复位。“同步重置影响寄存器的状态只在时钟边沿,”解释Mohit Kumar CSD高级工程经理导师,西门子业务。“异步重置,另一方面,影响时钟寄存器输出独立的边缘。几个设计问题需要考虑后再决定复位策略设计,如复位风格的运用,每个注册需要重置,重置网络将如何路由,以及如何验证时间重置网络。最重要的问题有关验证设计的功能,尤其当重置跨越多个定时分区。测试重置测试过程中也带来了有趣的挑战。”

阿施施Darbari,产品管理主管OneSpin解决方案,将其放入简单的条款。“许多人甚至不知道可以通过重置出错。他们变得更加意识到时钟域交叉(CDC)问题,但与重置时钟的相互作用,使得问题更有趣。很多事情可以从电路的观点是错误的。”

一个关键的设计决策是应该应用到寄存器的复位。“未初始化寄存器可能导致错误的设计行为所以设计师倾向于应用重置注册明显多于实际上是必需的,”Kumar说。”RTL编码规则也要求设计师将重置所有寄存器的设计,如所需要的ISO 26262汽车安全标准。然而,这种不分青红皂白的重置在寄存器有自己的惩罚。寄存器与重置需要更大的技术细胞,因此增加设计的区域和力量。”

定时关闭
时间可以使每个任务更复杂。“电上电复位是一个异步输入,“Wingard说。“当今最常见的设计风格,而复位的断言是异步的,deassertion通常以同步的方式管理。在绝大多数流动,客户需要实现的前沿定时关闭复位(deassertion)。如果你放开复位在错误的时间,你可以用模棱两可的最终输出。这种情况如果主输入和时钟接近deassert时间变化。那么你最终可能会创造什么你想避免的。”

和多个时钟和重置,需要小心,以确保正确的边缘都是同步的。”有一个同伴给疾控中心重置域交叉(RDC),”皮特荷迪说,产品管理总监、系统&验证群节奏。“一些检查我们做的CDC应用重置。当你开始与不同的时钟同步相关的重置,或者你有异步重置,你可以得到相同的亚稳定性问题造成的不正确的时机。这些都是同样的问题与亚稳定性与疾控中心。需要同步重置跨域边界,他们需要同步到新时钟。”

Wingard解释的一些问题这将创建在一个芯片的通信基础设施:”的距离network-on-chip (NoC)跨度很大。复位信号往往是长期的。而不是把它作为一个时钟,并对缓冲区,它有最小的传播延迟,最快的边缘,等等,所有的成本。我们提供的选项,使以阶段的插入。虽然这也许听起来很可笑,一个异步信号,de-assertion需要清洁的方式发生,所以通过流水线可以简化定时关闭。”

电力领域
两种类型的重置已经得到确认。上电复位和软复位通常用于当检测到一个错误或系统已经进入一个未知的状态。第三种类型的重置特定领域。“在过去的七、八年,因为节能设计成为主流,我们现在有多个电源领域,“Darbari说。“权力的概念岛屿是众所周知的,但是重置域的概念和事实有多个重置SoC,使它一个更大的问题。当你有FSMs断电,你需要更仔细的规划,以确保重置行为是正确实现。”

这是复杂的保留。“如果你门一些逻辑,那么你需要重新上电复位时带回来的,”Wingard补充道。“但是如果有保留?如果你有保留寄存器,然后你不想申请重置,因为你想记住。现在你有两种接通电源的重置。所以有些时候某些寄存器需要重置和其他时候他们没有。”

再一次,这里是重要的设计决策。“你是验证重置序列通过检查的速度有多快Xs消失,”荷迪解释说。“保留寄存器也是如此。您需要检查中得到恢复正常操作所需的周期数。设计师也优化复位寄存器的数量和优化,在电力领域,需要多少保留寄存器,这样系统可以恢复全面运作所需的时间。”

“添加保留影响性能和尺寸的设计,所以决定多少和需要的地方是重置断电块之间的权衡和恢复状态,这些是系统级的决定,”谢尔补充道。“一旦你有了,那么你需要做验证。可以正式或通过系统级模拟。”

也有一些学习的技巧。“当一个电路功率封闭,有你经过一系列步骤,“Wingard解释道。“通常情况下,你停止时钟,你隔离输出,这样事情连接在输入看不到一个中间值,然后关掉电源。当你把它在你知道你需要申请重置。我们原本以为断言复位重新供电后,以同样的方式作为最初驱动芯片。但事实证明,它是低功率应用重置作为最后一步之前你关机。权力,重置已经断言。通过这样做你阻止它在一些潜在的未知状态。中间状态可以打开打开和下拉网络增加电流消耗,但通过重置应用当电力恢复可以防止这种情况的发生,拯救你一堆过渡。”

权力画
接通电源的复位有能力修改设计的很大一部分的状态。这意味着大量的同步转换。“如果大量失败的设计已经重置,然后重置阶段巨大冲击电流将来自电源,”Kumar指出。“这是因为失败不能封闭的重置阶段重置。这个巨大的冲击电流会导致严重的峰值功率芯片的问题。”

然而,这可能不是那么严重,如果同样的事情发生在正常操作。“上电复位信号通常应用在电力完全稳定,因此,节点被拉上来,因此,峰值电流应该是相当低的,“Wingard解释道。“这是一个很好的理由你为什么不要等到整个设计在你点击重置。然后你会得到一个更大的电流峰值。另一个可取之处是重置申请数量的时钟周期,这样不管电压完整性问题可能会有机会结束之前重置消散。所以你不是要求设计做任何事情当你处于复位状态。”

谢尔看来比一个问题作为一个风险。“如果你不当序列系统复位时,你可以得到一个权力条件。在一个移动设备,你需要仔细序列,和你需要管理接通电源的各种组件的系统,这样你就不会得到过高的能源从电池。可以对电路造成破坏。”

重置验证
验证的重置最近经历了很多变化,添加额外的自动化。过去的许多问题与问题有关模拟器本身。“RTL仿真就是乐观的解释Xs和设计师倾向于更多地依赖于耗时门电路级模拟捕捉未初始化寄存器在设计的意想不到的后果,”Kumar指出。“另一方面,门电路级模拟已知X-pessimistic。”

形式验证方法来拯救,现在可以通过设计跟踪Xs如何传播。“X传播是人们使用的技术检查彻底和多少个周期需要完全重置一个街区,”荷迪说。“你正在寻找Xs通过设计的传播,直到他们停止传播了,此时你重置。”

但这只是问题的一个方面。Darbari列出了一个验证策略。“当人们开始关注重置树,这个问题的部分原因是发现连接到知识产权正常。这个开始作为连通性检查问题,现在解决了问题。你可以正式运行,发现这些问题。你无法证明通过静态连接检查同步和异步复位跨领域的相互作用。你需要一个组合的静态分析技术。”

“我想先运行静态分析工具检查规则重置,“继续Darbari。“这将捕捉最坏的设计实践。那么你有X检查以确保正确的初始化失败。如果IP有其他的组合行为,如复杂的重置域,那么你将需要做一些额外的检查,这将需要一些功能检查使用模拟和正式的断言。你必须把验证集中在设计取决于你在哪里。”

在SoC水平,可能需要重置测序验证。“重置和低功耗验证是一个巨大且日益严重的问题,”说,公司的首席执行官Breker。“验证的意图和/或规范这种类型的功能应该被认为是一个状态机。每个状态转换必须由测试,每个状态检查测试。映射一个状态机在图论模型是一个简单的、机械的过程,和一个基于便携式刺激工具可以有效地覆盖验证可用空间”。

也可以有抽象链的另一端的担忧。“时机很重要,但大多数重置验证完成在RT水平,”荷迪说。“在正式的优势是,尽管我们不考虑die-wide时机,它实际上是一个最坏的验证,如果有一个问题有关的顺序到达信号,然后正式会发现。”

重新优化
即使已经验证的功能,解决方案可能过分了。“复位失败是昂贵的比没有复位失败,但每次失败需要复位吗?”荷迪问道。“我们可以空间正确并得到的Xs清除块在一个令人满意的时间?”

一些新的技术出现在这个空间。“序贯分析已经部署到识别冗余设计重置,”Kumar说。“这是一个更加正式的分析设计的方法来识别这些冗余。这些技术被用来获得减少高达22%的连续功率,节省3%的面积,重置网络负载减少70%。”

现在与验证工具和优化工具出现,也许重置开始得到应有的尊重。数据还显示,有一个重要的储蓄,这可能不足以提供一些产品差异化。

有关的故事
定时关闭问题重现
添加更多的功能和更大的权力国家更难设计芯片10 nm和7海里。
权力挑战10 nm和下面
动态功率密度和泄漏崛起成为更多的问题在每一个新的节点。
新的体系结构,加速芯片的方法
度量性能改变10 nm和7海里。速度仍然很重要,但一个大小并不适合所有人。
技术讨论:定时关闭
为什么时间关闭突然又一个问题,如何处理它。