电源选项和问题

为了尽早得到SoC电力设计流程,它仍然适用,最大的影响发生在项目的开始,减少结果作为设计过程通过对tapeout流。

手臂的大了。小建筑了很多动力,促使联发科推出Tri-Gear big.Medium。上个月小类型的方法。两种方法可以对能耗产生深远的影响,所以,现在的问题就变成了如何自信地做出这些决策。

图1:任务载荷的分布情况。来源:联发科

“这是基于电子表格吗?”弗兰克问Schirrmeister、高级集团董事、产品管理系统&验证小组节奏。“你怎么尝试合法化?这样做是有很多的模拟和分析。有些事情你甚至忽视,这是热的概念。功率流,你把多核并行运行,在一定时间内,你可能在超速运行并得到充分表现。但是,随着时间的推移,你遇到热限制,这是8核/ 4核的讨论是从哪里来的。一些人认为一旦你超越6芯,如果你并行运行足够长的时间会有热的问题。”

与任何东西一样,实现结果差异很大。不同的处理器的能源效率使用相同的指令集可以有非常不同的能源效率曲线。

“大的想法。是当你需要大量的性能,你可以更节能性能的处理器能够提供更大,仍保留其甜蜜点,”说,首席技术官超音速。”但是有时在运行的应用程序,这种表现并不是必需的,还有点慢下来大处理器的时钟频率不工作。还有点减少电压大处理器不工作因为事情开始变得真正糟糕的切换机制。”

微处理器能运行在更高的电压,试图完成它的工作,然后power-gated,Wingard说。挑战在于,很难找出多久通用微处理器将在关闭状态,当它需要在回来。还有一个疑问多少状态之前,需要恢复电压,可以恢复到另一个水平。如果是完全关闭,电源是关闭的。

“微处理器运行一个操作系统经常处于空闲状态,直到下一个中断,他们不知道下一个中断时,“Wingard说。“大。小的想法是,当我到达那个地方,我只是等待下一个中断,我可能有一点要做,我将使用一个更小的处理器,一般有一个较浅的管道。的方法之一,它以较低的频率,最终被更节能,通常没有那么许多棘手的特性来提高指令每周期,这是一个权衡,花精力去试图获得更多的性能。你microarchitectural分歧,建立一个低得多的处理器盖茨,因此一个更好的工作在任何给定的电压,但从本质上说,其中一个还停留在所有的时间。这是一个合理的方法。”

但超音速声称有相对较少的地方在一个大芯片,这种方法是有吸引力的。通常没有这样一个巨大的动态范围之间的时间和越少越活跃活跃的时代。所以对于诸如功率控制或保留电压开关——当地电源电压降低到一个地方,所有的内部寄存器和记忆保持状态但芯片不是在一个可接受高压安全运行的逻辑,这可以极大地降低漏电流。

“那些都是功能强大的技术,可以很容易地利用高度模态行为在一些芯片,”他说。“如果我知道我再也不会在这种模式下使用该芯片的一部分,它很容易说我把它变成一个权力领域,可以关闭。很多块有这些时间相对空闲,很短。我们称之为空闲的时刻,如果你能实现所有的功率控制包括检测空闲的时刻,测序仪实际上说,“现在我们要停止时钟,隔离输出,应用重置,解开它的电源,”“那可以显著的影响。

这些测序步骤可以应用在创建一个硬件状态机的硬件。这允许详细的控制在最低水平要做,因为延迟他们的一些步骤,和其中的一些步骤有一个状态机与执行这些步骤。好消息是,如果所有这些事情发生在三个硬件,他断言,“你可以去500倍速度比你期望能做什么当你运行控制软件在一个微处理器,这很有趣,因为它可以让你做一些事情。,它让你想追求更短空闲的时刻,因为你不花费那么多能量转换。二,它让你完全自动的,所以你的意识下的软件堆栈。缓冲甚至不知道你关闭这个东西,它就发生了。如果你能做到足够快,那么司机软件或操作系统从来没有知道。”

这样,当回顾处理器方面,大的地方。很少发生,相同的概念可以应用到处理器。这使得工程师可以想象他们有一个系统,他们开始权力控制处理器,并叫醒它只有当一个中断发生。以前无法做到这一点,因为处理器的控制,但如果这种技术可以做到足够快,然后中断响应期限仍然可以达到。

包装的影响
先进的包装从实现方法影响功率流验证。这需要映射在设计的早期阶段,然而,尽早和验证,Schirrmeister说。的上下文中,包括确保软件,足够的用例和场景可以通过它完全运行验证能力。

这会影响活动,如电源关闭,这可能影响缓存是一定区域时关闭。工具现在可以生成测试用例覆盖这些类型的场景。

“虽然你可以做一些相对快速和高级模型评估,比如手臂模型,当你想做更多量化,然后你就去cycle-accurate模型,或运行在一个仿真器,并使用一个引擎从RTL预测正确的碎片,Schirrmeister说。“

有许多因素需要考虑在一个SoC,。不仅仅是核心的数量。布兰登,节奏、解决方案集团主管指出,30%到40%的电力消耗发生在其他地方的芯片,如大量的I / O动态随机存取记忆体。减少能源消耗将会产生更大的影响比核心力量,他说。

这就是先进的包装可以发挥重要作用,因为它可以缩短组件(如内存和处理器之间的距离,同时也提高通信的带宽。

“这是减少信号功率在不同的另一个好处死,因为这些区域时可以同时实现也萎缩,”王说。“基本上,通过减少I / O缓冲,减少I / O缓冲区大小的寄生电容也会减少I / O。因为权力是简历²,减少供应的电压是一回事但减少C是线性减少动态的力量。”

系统级功率分析
所有这些点需要更清楚的了解电力将用于设计和影响将是什么。的标准化IEEE 1801/权力统一格式3.0是朝这个方向迈出的一步,帮助定义如何权力模型与性能模型。

“考虑到标准是存在的,人们开始使用这个组合,”帕特·谢里丹说产品营销高级职员为虚拟样机Synopsys对此。“这会如何影响下游的实现和签字吗?如果你是建筑师,你做你的研究,你可以分享你的发现与硬件团队和软件团队。你通常做什么在这一点上是理解,给定一个特定的工作负载你的架构之上,是什么时间在一个特定的硬件,比如活动之间的关系、性能和权力。”

架构师可以看预算,然后可以提供信息给特定的应用程序工作负载,是花了多少时间在某些子系统,什么权力国家需要支持,什么是电压和频率的操作点,需要支持实现架构的总体目标。硬件团队可以看和做他们的工作。几乎同样重要的是,软件团队开发的电源管理软件,因为有时电源管理是实现为软件运行在一个专用处理器电源管理负责。它可能有一个好的理解的系统和电源状态,然后一个虚拟样机可用于开发和调试电源管理软件过程中更早。

现在是一个成本函数
电力专家多年来一直警告,需要考虑在概念阶段的设计。这似乎终于被。

”我看着这个行业,很清楚的一件事是,权力是一个主流设计关心每个人,“说总裁Sancheti,高级营销主任Synopsys对此验证小组。“十年前有一个类客户关心的力量,和另一个类的客户关注但不一定是做过这件事。这已经发生了改变。权力已经成为几乎每一个成本函数设计函数,你做什么,从建筑到验证分成合成,地点和路线。如果你是做手机,物联网或终端消费者设备,那么它的成本功能的设计目标。这是你区分。但即使对于公司在网络存储或拴在功能越多,权力是一个主流设计成本函数”。

出于这个原因,芯片设计者都分配预算时间表和资源的角度来看。“这是到达了一个点,你不签字,直到目标得到满足,不管他们可能,“Sancheti说。“这可以备用,峰值功率或动态开关电源或上述所有。发生根本转变,权力签字要求有在设计流程的每个阶段,它不再是一些人看为马后炮。”

但它也是一个,对与错并不总是明确的。“这是一个滑动比例尺精度和性能或访问模型,”他说。“权力与之相关的并发症比其他设计问题,因为它有两个基本要素,硬件和硬件上执行。你可以在硬件超级准确,你可以运行一个帖子路由数据库——但如果你提供的活动是完全图,它是垃圾,垃圾了。”

有关的故事
达到功率预算
为什么权力仍然是一个问题,如何将变得更糟,能做些什么。
SoC电网挑战
SoC的动力输送网络的效率如何,多少他们过度设计,以避免大量的问题吗?
实现限制功率优化
为什么动态,静态泄漏和热在整个设计过程中需要处理的问题。
SoC设计电网
没有工具,确保最优的动力输送网络,行业转向启发式和工业的建议。