电源完整性对于今天的设计需要精确建模的电压变化在死亡和芯片之间的耦合效率/包布局在一个统一的平台。
集成电路技术的进步使得芯片设计者包装更多的功能和不断更好地利用硅区。这一趋势,加上使用技术,如需要保持低功耗电压岛屿和权力和时钟控制,造成了不同芯片的功耗和随着时间的推移。这引入了大量的瞬变电流的峰值在芯片SoC的操作带来负面影响。
电源完整性分析确保电压被单个晶体管是尽可能的在所有芯片的操作模式。然而,日益成熟的soc和底层半导体加工技术使分析更加复杂和要求。包含包装和印刷电路板寄生在SoC电源完整性分析已经成为一个标准的做法,然而,包和PCB模型用于分析和签字往往缺乏所需的几个元素。
由于增加大小的SoC,合闸电流的变化,和寄生概要芯片,个人之间的联系SoC和C4撞包需要尽可能细粒度的水平。传统的分组方法的撞到一个集中的连接或4 x4或6×6组不提供所需的粒度精确的时域仿真。此外,寄生与各种权力和相关的地面网络(或域)应该分开,并允许所有的自由度模型当前任何返回路径使用包寄生元素。
这些方面需要模拟每个或地面域来实现一个更实际的电压梯度在死去。在SoC电源完整性分析步骤是很重要的在准确和适当的模型包带进芯片级仿真。
包为集成电路设计建模的准确性
使用3 d有限元法引擎包提取不仅提供了准确性,但还处理领域没有很好覆盖的参考平面,平面几何图形和狭缝和穿孔。准确提取包紧密集成芯片的电源完整性分析将有助于为包装设计提供有价值的反馈在早期阶段重要的路由变化是最容易实现的。
当肿块被组合在一起,形成芯片和包之间的连接模型,整个晶片电容被视为一个单一的总价值由包。SoC的部分不切换最终提供的功放SoC的活跃部分由于人工做空。因此,芯片的嘈杂的部分会出现手头有更多的电容提供收费的高频噪音,而安静的部分将会出现更多移动开/关当地电容充电。这扭曲了电压变化在死于均匀减少芯片的电压降。唯一的变化是来自电网的电压降在芯片的各个部分。
与分布式包模型网络芯片和包网络提供阻抗在死亡导致一个更实际的电压梯度。疙瘩的外围芯片会有更高的阻抗和如果合闸电流较高,这些地区将有更高的疙瘩下降,而中心区域的低阻抗较低的芯片将下降的疙瘩。这bump级电压降的变化更现实的和符合的现实。
图1所示。压降分布的三种类型的芯片分析:a)没有包(绿色),b)集总包(蓝色)和c)分布式包(红色)。
通常有两种类型的包的寄生模型用于表示包结构。一种类型是基于终端RLCK模型。另一种是基于端口的参数模型。RLCK模型是一个更多的物理模型和行为以更直观的方式,而一个参数模型,同时提供一个更宽带响应不太适合电源完整性分析。
RLCK模型,噪声在电力和地面网络分别进行分析。这允许快速测定如果噪音是供应电力网络,地面网络或两者兼而有之。的参数是不可能分离的寄生行为电网与地面(参考)网络。也与港口建立参数模型,给定端口的返回电流锁定的参考节点端口。这个固定对称电流端口节点之间通常是不正确的,限制了分辨率(最小数量的疙瘩用于返回电流),没有提供一个悲观地高阻抗参数可以提供。
RLCK模型通常有带宽小于参数模型,但不需要高带宽预测准确的电压噪声在实例级。这就变成了更直观的认识到在实例级的时候,阻抗是由芯片后几百兆赫。(参见图2)。
图2所示。一块供应阻抗从给定的PG针芯片上的实例。低频(< 1 mhz),阻抗是由于电阻芯片和包。大约在100 mhz包电感开始占据主导地位。在高频率(> 1 ghz), on-die电容阻抗主导供应。
统一Chip-Package分析的必要性
今天的soc有大量的不同的电力供应和地面,每个都有成百上千的C4疙瘩。另外,大量可能的活动可以发生显著改变电流分布在芯片和随着时间的推移。有这么多变化功率密度的死是很重要的能够执行电源完整性分析在不增加更多的条件设计周期。也变得越来越重要,芯片和包的上下文中必须为电源完整性分析对方和他们独特的条件。最自然的方式提高效率chip-package co-analysis轻松地将包布局和芯片布局到相同的仿真平台。
这种统一的方法消除了连接外部的繁琐和容易出错的过程创建包芯片和执行压降分析模型,采取包对芯片的影响。它还允许一个包装设计师理解上的芯片方案的影响。
这需要一个基于gui的设置co-layout环境,这是很容易的,和有明确的消息应该在安装期间出现的任何问题。
能够添加香料模型使用GUI包开瓶,或董事会层面的生产包括模型,有助于分别假设分析和模拟长时间尺度。
(基于tcl脚本语言接口简化了安装和提供了一个有效的方式与他人分享流量信息。它简化了批处理模式multi-run分析没有实时输入需要改变设置和运行分析。
除了电源完整性
同时拥有芯片和包装设计数据能够预测EMI影响片上高频大电流波动的相关活动。同时,知识芯片的力量变化对温度允许更精确的热analysis-both关于散热的外部环境,以及喂养,信息回的芯片更精确的温控技术。
将继续是这样,如此复杂的功率密度分布和供应网络,包和芯片需要彼此的背景下分析了大量的条件。相互有关联的包和芯片布局在同一仿真平台将有助于提高效率,使chip-package收敛。
|
|
|
|
|
|
|
|
|
|
留下一个回复