重大挑战sub-20nm STI蚀刻步骤出现。
在凯瑟琳的助教
防止电流泄漏相邻晶体管,最先进的芯片功能浅槽隔离(STI)互相孤立的晶体管。STI过程中的关键步骤包括蚀刻硅战壕的模式,沉积介质材料填补战壕,和删除多余的介质使用技术,如化学-机械整平(CMP)。但随着行业规模sub-20纳米STI蚀刻步骤出现的重大挑战。
最佳的晶体管性能和预期收益率——行业最重要的两个指标,控制线路的关键维度(CD)和沟深度是至关重要的。加剧了这些需求在sub-20纳米沟纵横比高达20:1,CD和增加沟宽度变化源于双模式。由于纵横比依赖蚀刻效果,CD的变化会导致不均匀海沟深处导致潜在的性能和产量。
Across-wafer一致性和剖面控制晶片边缘的额外STI蚀刻技术的挑战。这是由于容易不连续的边缘区域的材料以及电气和热性能的变化。边缘地区为何如此重要?因为它占超过10%的收益率设备。
最近问题出现sub-20纳米STI蚀刻是模式或趋势线崩溃,特别是在湿洗。而模式崩溃则是一个持续的问题给疲软的机械强度(杨氏模量)的光刻抵制电影,模式崩溃主要免疫了STI由于硅材料的相对刚度。在sub-20纳米我们看到这种变化,防止崩溃正变得越来越有挑战性,对收益率也产生了重大影响。
应用技术专家最近检查这些STI蚀刻的挑战在实验研究中使用一个应用电感耦合等离子体硅腐蚀装置。结果一起回顾一些一般性的指导方针,克服麻烦已报告的问题变成一个技术论文。
|
|
|
|
|
|
|
|
|
|
留下一个回复