提高生产率记忆合规测试和低功耗SoC验证UVM环境是必不可少的
随着消费市场,尤其是移动部分,继续需求更多的功能和性能的产品,设计师社区面临着无数的挑战实现这些要求,而不是不断发展协议的至少是检验遵从性,使一切的连接在系统芯片(SoC),和连接SoC的外面的世界。协议必须不断发展提供更高的带宽和更多的功能,同时保持低功耗长电池寿命。最近的一些协议变化包括M-PCIe的释放,增加一个新的C-PHY MIPI协议,增加速度MIPI D-PHY,当然LP-DDR3和LP-DDR4的释放。所有的组件在一个SoC需要验证的遵守各自的协议,这样可以快速组装SoC在主要的系统架构和沟通与记忆和外部设备(如显示器、相机和传感器。一个典型的移动SoC将协议包括安巴AXI4, USB接口,HDMI, eMMC, MIPI CSI-2, MIPI DSI, MIPI BIF, LP-DDR3/4, I2C, i2等等。设计师需要一个聪明的和广泛的选择验证IP快速验证的主要体系结构决策基于市场需求。理解的重要性有正确的贵宾,考虑的一个重要部分的验证SoC,内存接口。内存贵宾可用于三个方面:
它有利于记忆贵宾,提供所有这些功能在一个通用的验证方法(UVM)环境,使随机化的配置,而无需实例化不同的内存模型或重新编译(图1)。
图1:SystemVerilog架构包括高级功能配置和调试。内存控制器,VIP主要是用于验证控制器符合两个标准,手臂安巴阿喜,等片上总线和外部存储器接口电平LPDDR4和LPDDR3等。SoC总线贵宾将启动事务,和内存VIP充当内存数组内存数据发送给控制器要求的目标测试合规,确保控制器满足时间要求为特定的部分。通常,内存贵宾将预配置数据保存仿真启动时间。内存贵宾提供协议兼容的事务,注入错误和倾斜来验证正确的错误处理控制器,检查任何不一致的行为的控制器,并提供覆盖协议。此外,它提供了一个预定义的核查计划来源于电平规范。在VIP协议的行为建模,控制器可以分析在RTL和功率效率在特定方面的行为。调试信息和简单浏览记忆的内容(图2)在任何时候帮助快速找到任何记忆问题的根源。
图2:调试信息和简单浏览内存内容帮助快速找到任何记忆问题的根源。一旦验证了控制器,针对一个特定的设计,设计师通常会想验证对所使用的特定组件的最终产品。这就是随机化变得非常重要。内存贵宾可以配置为像一个特定的零件号码。改变记忆密度、数据位的数量,时间,和协议的特点,应该可以实现的而不需要实例化不同的组件,通常是这样与供应商提供的模型。消费市场的力量和性能需求将继续增长,推动持续的进步和演变SoC-based与内存接口的协议,提供低功耗和性能。通过与合适的VIP武装自己,与constrained-random验证UVM环境和先进的功能,设计师将装备精良满足这些要求。有关Synopsys对此的更多信息的组合SystemVerilog-based内存接口和总线VIP点击在这里。访问最近的一次网络研讨会,题为“知道内存验证的10件事:引入Synopsys对此记忆VIP”点击在这里。
|
|
|
|
|
|
|
|
|
|
留下一个回复