嵌入式内存芯片设计中开始作为一个基本元素作为一个实质性的区别,现在到元素。
嵌入式,片上存储器的基本构建块定义和标准芯片了好一阵子。当这一切开始,通常是小的SRAM芯片级内存块辅以DRAM芯片外设备。这些芯片外设备变得更加复杂,具有更高的性能接口(例如,GDDR6)或新形式因素(例如,HBM2 3 d内存堆栈)。片上内存部分继续增长。
今天,超过60%的硅房地产的高级FinFET-class设计通常由片上内存占用。广泛,两口,伪两口,快速缓存和多个口味的注册文件只是一些占用的内存类型硅区域。这个记忆就像一个芯片的支持结构,促进所执行的计算方式无处不在。与所有这些记忆占用面积,增加速度或减少权力/区域的影响,如果只是少量,会很大。更多详情。
三元content-addressable记忆,或TCAM,是另一种类型的记忆越来越流行。正常的内存结构返回内容给出一个地址。tcam,另一方面,返回包含给定的地址内容。这些类型的记忆是非常有用的对网络/切换应用程序对数据包转发。
在人工智能应用程序中,内存是扮演一个非常不同的角色。虽然标准内存结构的“配角”算法在典型的处理器芯片,高度专业化的内存结构的主要构建块一些新的人工智能算法。“Near-memory”或“内存”技术的目标是将数据和数据处理更紧密地联系在一起来提高系统的性能。
现在,你看到这篇文章的标题的所在位置。嵌入式内存芯片设计中开始作为一个基本元素作为一个实质性的区别,现在到元素。
嵌入式内存芯片外HBM设计和支持内存数组中扮演重要角色eSilicon ASIC的策略。超过一半的员工参与记忆或高性能界面设计。这样的板凳深度允许我们承担一些有用的和相关的工作。在人工智能领域,我们的neuASIC IP平台包含许多memory-centric结构,比如球场比赛记忆和转置记忆功能。人工智能设计的另一个挑战是最优存储结果的权重训练。在许多情况下,大量的这些权重为零或接近于零。能够智能地处理这个稀疏矩阵的情况下可以节省大量的权力。进入eSilicon的话所有零功率节约内存,或简称为WAZPS。
neuASIC平台架构
定制和优化内存的能力有很多有趣的故事。回忆起与超过60%的记忆芯片房地产。这样的设计可以有成千上万的记忆实例。我们有许多这样的设计对性能的影响,分析权力或区域。我们排名结果时,通常情况下,只有少数几个实例的内存驱动的关键路径参数得到改善。优化这些实例使用自定义版本可以头条新闻。
这个定制的另一个方面是,我们使用我们的记忆在我们的asic以及许可证。这次经历让我们与客户合作架构师开发前沿思想,否则不可能。新的内存设计建造这种方式并不与任何IP供应商可用的架子上,而是eSilicon定制来满足所定义的架构师。我们的芯片设计经验也使我们能够提供阿拉伯学者实现这些记忆,以及提供健壮的、硅验证的数据。
eSilicon正在开发一个网络研讨会,讲述这些故事。我们会提供两个部分——如何/为什么我们优化或定制的记忆和那项工作的最终影响结果的最终设计。看你的收件箱获取详情。与此同时,你可以查看我们的白皮书,”实现的好处14/16nm技术——自定义内存IP优化策略”。找到它在选择IP部分页的白皮书。
|
|
|
|
|
|
|
|
|
|
留下一个回复