机器学习High-Sigma启用验证内存设计

新兴应用程序和大数据爆炸使内存IPs在现代电子产品无处不在。具体来说,对记忆与low-die区域的需求,低电压,高容量,高绩效上升为数据中心和云计算服务器。这是至关重要的指数增长的连接服务繁荣和最新的基于新兴5 g的系统,包括那些针对电信和汽车应用。

记忆的形式在SoC嵌入式内存IPs (SoC)占很大一部分的芯片——超过50%在某些应用程序中。这些记忆存储和释放大量的数据在高速网络和互联网,与众多边缘设备。记忆通过设计有许多复制建筑组件如bitcells、安培和控制逻辑。健壮的验证这些记忆需要high-sigma分析占所有设计变化和满足功率,性能和区域需求实现有针对性的设计产量。

今天的大多数传统high-sigma分析方法不够可伸缩的和准确的满足生产设计质量和进度。这有几个挑战记忆设计师和设计团队,介绍了不确定性和风险,最终影响内存设计产量和因此,最终产品的质量。

导师,西门子的业务,提供全面、快速、准确high-sigma分析和验证内存组件和全芯片内存。Solido变异设计师的High-Sigma校验工具使用机器学习技术,智能地验证6σ和更高,与签字蒙特卡罗香料在只有少量的模拟精度。Solido变异设计师的分层蒙特卡罗工具实现快速、精确的全芯片内存验证使用分层,structurally-correct蒙特卡罗样本。

对记忆High-sigma验证的挑战

需要大量的内存组件复制high-sigma验证进行详尽的variation-aware模拟为每个组件和识别最糟糕的失败。

这有几个挑战。蛮力high-sigma验证需要几十亿的模拟,这不是可行的生产模拟运行时(图1)。因此,设计师们不得不考虑其他的快捷方法,如运行一组较小的蒙特卡罗模拟和使用外推技术去high-sigma地区。一个方法是使用+ / - 6的标准差的意思。这是容易产生不准确的结果,因为它假定一个完美的高斯分布,这可能并非如此。

图1:达到high-sigma不是实用与蛮力蒙特卡洛模拟。

后执行high-sigma模拟内存组件级别时,设计师必须考虑的统计变化全芯片内存。验证全球变化和多级本地/不匹配变化同时实现精确的全芯片内存产量至关重要。这是一个非常复杂的任务,目前,设计师不能做统计的准确性。

蒙特卡罗模拟运行的全芯片内存设计是耗时和不切实际,在数周或数月。因此,内存设计师接受少量(如5 - 10)全芯片的模拟。然后over-margin设计来弥补潜在的不确定性,来自不正确会计统计变异的全芯片内存设计。这导致次优功率、性能和内存设计领域。

High-sigma验证的记忆

Solido变异设计解决方案提供了先进的variation-aware设计和验证工具。工具是机器学习的核心技术使production-proven快速和可核查的蛮力准确high-sigma蒙特卡洛模拟。High-Sigma验证者(HSV)和分层蒙特卡罗(HMC)工具流提供快速、准确的记忆variation-aware验证设计。

HSV是下一代high-sigma解决方案,智能地验证内存组件(如bitcells、安培和控制逻辑)6σ和更高,与签字蒙特卡罗香料在只有少量的模拟精度。它会自动选择最优数量的初始蒙特卡罗样本构建和验证一个机器学习模型。随后,它运行一个最优的模拟自动验证结果是蛮力准确,使其极快。内置的自动化使设计师能够找到组件的产量在一个通过无需任何人工干预。

Solido分层蒙特卡罗(HMC)工具,记忆设计师可以把内存组件在内存层次结构来实现快速、准确的全芯片的验证。

HMC需要减少testbench即可以代表全芯片内存或实例。,关键路径或内存片(图2),使更快比模拟仿真运行时实例或全芯片内存。

图2:代表一个内存块。

实现全芯片内存收益,例如,3σ要求验证内存芯片内的复制组件在一个更高的σ(图3)。HMC产生分层,structurally-correct蒙特卡罗记忆片testbench,样本,使数量级速度与蛮力香料蒙特卡罗模拟精度。

图3:实现3σ,全芯片内存收益率。

High-sigma内存设计验证流程

半导体公司和铸造厂使用HSV和HMC实现强劲variation-aware验证全芯片的内存。利用HSV,设计师快速验证内存组件与可核查的蛮力达成high-sigma目标准确的结果。使用HMC工具,设计师把所有内存组件,实现快速而准确的全芯片内存收益率与完美的香料使用一个简化的内存块testbench蒙特卡罗准确性

考虑一个案例研究从一种内存列testbench由32安培/芯片和128 bitcells / amp,细胞电流低于410 na在哪里失败了。给定组件的数量,实现3σ芯片产量要求bitcell产量4.97σ。图4显示了HSV的结果。对于这个结果,输出值在4.97σ474.1 na,这是在410 na规范。HSV达到这个数量显著降低的模拟与蛮力相比,交付一个加速3.37倍。在这一点上,我们已经完成了验证组件的关键步骤(bitcell)和准备使用HMC执行最后的全芯片验证步骤。

图4 b显示了运行相同的内存的结果列testbench通过HMC。看着3西格玛芯片产量目标,我们看到na值是424.7,410 na细胞内当前的规范。这个占全球和本地/不匹配变化的影响。

图4:验证bitcell 4.97σ。

图4 b:验证全芯片内存3σ。

总结

在soc嵌入式记忆需要硅high-sigma验证实现高收益。传统的蛮力蒙特卡罗模拟内存组件和全芯片内存不是可行的。其他传统的验证方法和解决方案限制,不占所有全球和本地/不匹配统计变异,导致不确定性和over-margining。这种潜在影响和妥协的内存的性能和竞争力的产品。全面、快速、可核查的蛮力准确high-sigma验证解决方案,占所有统计变异在全芯片内存的内存组件和层次结构是至关重要的。

导师,西门子的业务,提供了全面的工具,快速和可核查的蛮力准确high-sigma分析和验证内存组件和全芯片内存。Solido变异设计师的下一代High-Sigma校验工具使用机器学习技术,智能地验证6σ越高,准确性签字蒙特卡罗香料在少量的模拟。Solido变异设计师的分层蒙特卡罗工具实现快速而准确的全芯片验证使用分层,structurally-correct蒙特卡罗样本。