SoC设计复杂化,IP往往是针对各种应用程序和技术/流程节点。
智能连接是今天的新口号——连接到任何东西的能力,在任何地方,任何时间。这种技术支持、低权力不是一个选择,而是一个期望。是否它是一个连接装置,或一个系统基础设施的一部分,他们是推动集成各种功能,如高速计算、高速内存,内存接口,无线,蓝牙,无线网络,等等,到一个系统级芯片(SoC),并显著降低区域,形式因素,成本和权力。
需要权力的降低不仅为争取电池寿命的移动应用程序,而且对其他应用程序像soc用于数据中心能源效率是一个关键因素来控制总体运营成本。摩尔定律的基础流程扩展使得集成各种IPs在今天的soc,使他们能够满足市场需求,提供更高的性能和较低的能耗。
IP提供商在SoC的前沿开发过程,与主要客户和铸造厂提前确保IPs准备之前SoC设计师开始设计。对先进技术节点,这变成了一种IP开发人员之间的协作开发过程,铸造的合作伙伴、客户和EDA的合作伙伴。它与此后发展演变,包括更改RC提取、新兴市场规则,包含新的寄生/设备帽等,直到技术的成熟过程。
什么使这种情况进一步是IP设计是针对各种应用程序和技术/流程节点。随着电压的下降和电流密度随过程发展,利润大大减少噪音,使设计对电源噪声非常敏感。例如,如果100 mv噪音1 v供28纳米技术不够坏,想象100 mv噪音的影响在0.7 v供应16 nm和下面。这个理由足够强调权力交付在IP网络设计的重要性和关键的角色在实现所需功能的IP在不同使用场景。因此电源完整性是一个关键的指标和签字必须使用设计方法,帮助解决噪音问题从早期设计到最后的签字。
传统SPICE-based电力噪声仿真分析存在一些缺陷,如需要一个干净的lv和提取布局网络列表,这是只有很久以后在设计周期。结果,验证时间减少到一个小窗口。设计者花费大量的时间在迭代运动对lv清理他们的设计问题和执行RC提取之前运行任何形式的模拟检测红外下降问题。此外,调试IR降问题使用一个基于netlist-only方法是无效的。我们需要的是一个更精简方法,允许设计师不断提高电源完整性设计过程通过使用数据演变周期。
早期电网弱点分析:首先在电源完整性的验证是一个物理数据库的可用性,对于模拟,自定义数字和AMS设计,GDS。使用GDS,方法应该允许早期PG网格弱点检查和视觉检查结果。PG弱点检查将揭示的相对优势和劣势晶体管连接到电源和地面垫的设计。这允许一个排版设计很容易确定路由需要改进鲁棒电网,不依赖一个网表,lv验证、权力干预目标或设计师。
静态IR降分析:IR降分析允许设计师来分配权力的目标和分析的完整性网格基于平均功率消耗。因为“诱导多能性”可以用于各种各样的应用程序,覆盖是关键。介绍基于区域的方法应该允许权力分配检测红外下降问题不同的使用场景。视觉检查网格连接的能力瓶颈和晶体管电流分布使快速根造成任何红外下降问题的设计。增加的功能集成和驱动为低功率增加了设计的复杂性,在形式的多个电源电压域,功率控制方案等,因此能够同时分析多个电压域和自动识别和描述功率开关的设计变得非常关键。
动态电压降(DvD)分析:下一个简化的流程是动态压降分析,晶体管电流的特点和一个真正的瞬态模拟捕捉现实执行切换场景。因为运行一个详尽的瞬态模拟功率噪声分析可以耗费时间,应该促进能力的方法来分析所需的IP业务,以及模拟这些多个州一个DvD。建模不同设备开瓶和运行热点分析和绘图区域水流理解同步切换的影响基于局部和全局网格使设计验证和调试更有效。方法应该允许设计师添加或删除金属肩带,通过,垫,动态等,并进行假设分析包括增量提取更快的收敛。
衬底噪声分析:AMS设计领域的一个重要方面是集成的影响噪声敏感数字电路和模拟电路在同一衬底。准确的功率噪声分析是很重要的一个设计师衬底噪声传播的DvD分析模型。IP设计师没有可视性如何整合他们的IPs在SoC的水平。如果AMS和模拟IP集成高速数字电路在一个SoC,他们将遭受切换通过衬底噪声传播,特别是如果不能保证足够的隔离在IP水平。
运行可靠的IP在SoC水平,关键是有一个方法,允许建模生成的衬底噪声在典型的SoC环境中使用数字噪声注入,并执行分析来确定的频率和时域响应一个IP。重要的是要采取正确的隔离技术为一个特定的节点的技术规划等隔离结构p-guard戒指,深nwell浴缸,深nwell保护环等在设计周期的早期,使用测试结构。
一千英里的旅程始于第一步和硅IP的成功之路始于设计方法的选择确认和签字。不断变化的市场需求,设计趋势和增加功能的要求更高的性能和更低的功率都是开车需要巧实力分析解决方案,可以解决连接检查,IR降,DvD和衬底噪声分析从在设计周期的早期,签字。变化是唯一不变的IP开发人员努力对抗,一个系统的动力分析方法是确保关键的功能IP在各种各样的应用程序。
|
|
|
|
|
|
|
|
|
|
留下一个回复