频率越高意味着更多的内存

随着soc越来越复杂,由于更高的频率或添加更多的功能,是否有溢出效应在带宽,内存和权力。

没有简单的方法就出现在一个复杂的时钟频率SoC。相对简单的目标可能会需要更多的权力领域,更多的核心,更多的方法将信号沿着更快,和在某些情况下,如慢动作视频,能够存储更大的数据块的时间更长。甚至引发了关于如何使用内存的问题。

“内存增加成为一个效率的问题你想使用的内存,”阿南德艾耶说,低功率平台的营销总监Calypto。“今天,记忆有很多低功率模式。我们如何处理这些低功耗模式?这将是一个持续的挑战都从系统设计的角度来看,在“我设计一个SoC,我使用一个内存,设计能够处理这三个模式但现在IP供应商给我第四模式。我需要做什么改变和第四模式如何影响的力量吗?我需要做什么改变,SoC利用第四模式?”

带宽是最大的挑战对内存从DDR3 DDR4,甚至宽的I / O接口。

“将这些接口的主要原因是寻求更高的带宽,“说Karthik Srinivasan,主要应用工程师Ansys-Apache。“一旦你去更高的带宽,它带有一个功率损失,为了减少功率损失,你必须降低电源电压,因为二次电源电压对电力的依赖。一旦你降低电源电压,它会自动对噪声容限的影响。所以你有一个严格的时间和你也有一个较低的电源电压,这实际上是一把双刃剑。之上,更加严格的时间预算,这意味着较低的功放针的接口,这意味着你的防静电设备或你的力量夹往往添加额外的参数,需要设计一个更聪明。”

DDR4开始出现在设备这些天,和至少在纸面上应该都比DDR3更快和更低的权力。但问题是否会在未来DDR5。接下来是一个强烈的研究和争论的话题。

”一个选择与未来通信芯片外的记忆是通过高速串行接口作为混合内存中的数据集,”伯纳德·墨菲说,首席技术官Atrenta。”,但这种方法有更高的延迟,从而驱动需要较大的片上缓存和,谁知道呢,有预见性的回归方法在cpu可能使管道内存访问。这将增加力量。”

进一步更大的缓存可能导致更漂亮的缓存分区和更多的层次缓存来减少功耗,允许低功率模式在目前不活跃的地区。“此外,我们可能会看到更多使用便条簿的记忆来避免需要去主内存内部的计算。所有这一切可能会使片上内存架构,”墨菲说。

记忆一代不改变很快。事实上,还有更多的工作要做在DDR3提高吞吐量。

“2014年的主力,我们预计2015年仍将是LPDDR3的重要组成部分,“Ajay Jain说,产品营销主管Rambus。“有几个趋势发展的手机市场的用户体验。一是人们正在采取更多selfies,慢动作视频。慢动作视频非常消耗内存,因为从相机,你拍照非常,非常高的利率- 120或240帧每秒。像素数据需要存储在内存中。必须缓冲,缓存并不足够大能容纳那么多数据,所以它有进入记忆。”

行业解决这个LPDDR3,双通道能够处理这样的带宽。这种方法的缺点是功耗增加,因为现在而不是一套有两个渠道。所以有开关量的两倍,成本也上升。

Jain说另一个趋势在平板电脑空间,这是显示的4 k。“当你在说,高分辨率,那么你的帧缓冲内存中仍然存在。需要很高的性能,高带宽”。

不过,他认为LPDDR3记忆会继续被广泛部署,并将有价格优势。公司想做高级特性在较低的价格点,LPDDR3预计将发挥重要作用。

“展望未来,我们正开始看到第一LPDDR4s出来,”他说。“记忆的一个主要制造商已经宣布生产和真正的高端手机将第一批采用。其余的市场,二线供应商,希望能够在2016年获得这些设备。LPDDR3,特别是其低电压摆幅,很大程度上是通过2016年,甚至2017年。在LPDDR4,他们降低了内存的核心电压1.1伏,最终还原能力。第二件事是低swing I / O (LVSTL),这是在0.4伏特的顺序,而不是1.2伏特。这是第二个因素功率效率。”

在基础设施方面的市场,服务器和网络设备,传统上使用DDR3技术。然而,展望未来,这是一个相对简单的从DDR3 DDR4,但也有其他正在使用的技术,包括LPDDR4。

“许多内存制造商必须试图扩大他们的市场份额或市场LP4足迹,”弗兰克说,铁产品管理高级主管Rambus。“LPDDR4 DDR4是一个有趣的事情,现在你基本上以同样的速度和相同的带宽实际上LP4厂商已经盯着谈论更高速度等级的4200 mhz。现在,特别是在高端应用程序,他们需要带宽,制造商开始看看LPDDR4。”

他相信大多数客户在服务器空间将DDR4然后将开始看替代解决方案。“当然,另外两个,是提高他们的头高带宽内存(HBM)和混合内存多维数据集(HMC)。这些记忆被观察和评估。如果你真的考虑2015年,现实是你将开始看到DDR4 8月部署在以色列国防军。大量的服务器制造商宣布开始使用新的英特尔至强E5 DDR4。手臂也已表示计划在这里为服务器市场。”

因为内存占大约20%的数据中心的能耗的优点从DDR3 DDR4功率降低了I / O从1.5伏特到1.2伏,约25%的电能节约。可以转化为多达8%的全部数据中心能源储蓄,铁解释道。

理解设计权衡
所有可用的选项,对于获得正确的设计权衡是至关重要的。

介绍了电源管理技术,有一个点球。“这将影响你的噪音利润如果你有一个大门,“Srinivasan说。“这是要吃掉整个电压,你一点细胞或其它外围逻辑会看到。这肯定会影响电压降。可靠性是另一个方面。盖茨如果你不分级的权力,如果你没有足够数量的盖茨,盖茨可以强调的最大力量,它也会影响可靠性。因此,分析变得越来越重要。客户正在做analysis-driven优化所以他们分析IP的设计水平,在子系统级别,例如,当他们设计的内存,以前他们曾经等到内存准备和执行模拟。但现在,人们分析子系统层面整合前确保它是健壮的下一个阶段。”

有趣的是,他说看到越来越多的的一件事是坚持的人老技术节点,电力和成本成为关键因素让他们调查分析方面的设计。“如果你有更高的利润,基本上你是支付更高的惩罚成本。分配更多的资源为金属公交车,你分配更多资源的区域——你付出更高的代价。这也需要工程团队使用的是旧流程节点调查分析的方法来减少成本。而不仅仅是一个系统级分析。更co-analysis:你如何执行和分析和反馈到下一个水平?”

在片上内存泄漏
一个需要考虑的问题是位单元泄漏。有一点细胞存储信息,有获取信息的外围的一些细胞或写入一些细胞。

“有很多的关注减少泄漏和动态这些记忆的力量,”普拉萨德说Saggurti,嵌入式内存IP的产品营销经理Synopsys对此。“我们被要求要做的一些事情在我们的记忆编译器允许外围被关闭。如果,我们说,你想保持内存的内容——我们称之为深度睡眠模式会发生什么我们可以关闭外围的权力,同时仍然保持一些细胞的能力。我们除了做一件事。我们发现你可以操作的最小电压安全高于最低电压可以安全地存储信息。换句话说,最低工作电压远高于最低保留电压。所以当我们进入这个模式保留记忆的状态,我们不仅切断外围的力量,我们也减少电压实际细胞储存的信息和我们不要把负担芯片设计师。我们记性电路内部的IP本身,而自动降低了一些细胞的有效电压。这可以节省大量泄漏。”

总的来说,一代又一代的动态随机存取记忆体前进,电力驱动和终止方面更多的问题所以工程团队来管理不同的方式,主要是通过降低所需的电源驱动。工程师也在寻找应用程序,它们可以关闭终端的司机,这样他们就可以减少电源,产品营销总监卢Ternullo指出IP组节奏。

另一个设计师正在调查在内存优化机会,艾耶说。“举个例子,你访问内存和多个地址被访问时,也许这是一个多路复用州你总是访问特定位置时,内存是活跃的,和所有其他的地址生成时,记忆并不活跃。今天,这种工具不能照顾一个动态稳定的地址。我们需要工具来处理这些情况。”

显然,这是一个活跃的时间,内存设计涉及的新挑战以多种方式解决。接下来是什么方面的解决方案将是非常有趣的。