18lickc新利
的意见

桑迪亚实验室的新的可配置的SoC

为什么国家实验室选择了嵌入式FPGA。

受欢迎程度

DAC 2018, 6月在旧金山举行,桑迪亚实验室首次公开演讲描述首次使用eFPGA SoC,叫蜻蜓。

这是第一个公开披露任何组织描述其需求、体系结构和用例的新技术选择嵌入式FPGA。

约翰Teifel桑迪亚国家实验室的领导了这一项目。桑迪亚有自己的180纳米CMOS工厂在阿尔伯克基设施,和想要一个eFPGA使一系列soc,可以重新配置来处理多个应用程序并根据需要更新系统。

桑迪亚的要求是,eFPGA设计使用其标准电池/此后,只有6金属层(大多数商业FPGA芯片使用更多的金属层),有一个构建块方法使大小的4 k 16 k附近地区,和I / O数在1000年代。

Flex Logix XFLX专利,分层互连密度使FPGA互连与传统金属层的一半网互联。和XFLX使Flex Logix设计eFPGA在大约6个月使用标准的细胞而实现高密度。

尽管eFPGA交付180海里,它使用相同的数字架构(Gen2 EFLX4K)上实现TSMC28HPC / HPC + TSMC16FF + / 16 ffc / 12 ffc GlobalFoundries,现在设计14垂直距离。

这意味着桑迪亚可以使用相同的EFLX编译器,与GUI界面,所有的Flex Logix其他客户使用。桑迪亚的唯一区别在于时机文件是基于时间弧自动提取桑迪亚180海里的GDS的过程。

Flex Logix能够做的港口桑迪亚的过程在目标6个月。和桑迪亚能够整合第一EFLX eFPGA数组中第一个SoC 3个月(蜻蜓是第一个SoC)计划。蜻蜓SoC现在在桑迪亚制造。

桑迪亚披露其框图蜻蜓:双重ARM处理器与AHB每个GPIO和SPI连接到单个EFLX4K eFPGA数组北面;然后有几双端口sram,串行总线节点,GPIO和配置/启动连接在南边。甚至一个EFLX4K > 1000 CMOS输入/输出使互连。

桑迪亚然后披露一些蜻蜓可重构SoC的使用情况下:

  1. 加速器功能,比如AES: FPGA对许多工作负载可以达到10 - 100 x大于处理器性能(这就是为什么微软使用FPGA加速器的AI和软件定义网络数据中心)。加速器的应用,在我们的网站,我们表明,aes - 128使用1142附近地区和快跑~ 100倍比一只手臂皮层M4。sha - 256需要1634附近地区和快跑~ 40倍比一只手臂皮层M4。许多其他加密/解密算法,有很多适合在短短4 k附近地区具有类似加速度的好处。其他可以加速算法。
  2. 灵活的I / O:有广泛的串行I / O协议并且有很多变体。在我们灵活的I / O的应用程序,在我们的网站上,我们将展示一个简单的UART只需要在30 mhz TSMC40ULP 72附近地区和运行;16450 UART使用302附近地区运行在TSMC40ULP 25兆赫。RTL的SPI和许多其他串行I / o也可以从演员和Silvaco等供应商。
  3. Processor-dedicated I / O任务时,处理器运行不同的工作负载。
  4. 表决逻辑当双核处理器运行在锁步:这是一个典型的操作模式为高可靠性应用程序空间和汽车这样的可靠运行是至关重要的。

这是第一个公开披露的用法eFPGA SoC,但肯定不会是最后一次。Flex Logix在硅10多个客户的芯片,在工厂和设计,有很多客户做详细的评估。应用程序包括航空航天、汽车、网络电信/基站,机器学习单片机。

接下来:哈佛大学HotChips将一篇关于他们的灵活优势设计款TSMC16FFC使用EFLX eFPGA。



留下一个回复


(注意:这个名字会显示公开)

Baidu