加州大学圣克鲁斯分校的研究人员发表了一篇题为“用于HDL的多线程快速硬件编译器”的技术论文。
文摘:
“一组新的硬件描述语言(hdl)正在出现，以简化硬件设计。HDL编译时间是设计人员工作效率的主要瓶颈。此外，由于HDLs是独立开发的，共享编译技术创新的可能性是有限的。
我们设计并实现了LiveHD，这是一个跨多个hdl (FIRRTL、Verilog和Pyrope)的新的多线程、快速、通用的编译框架。我们提出了新的并行完整和自底向上的传递来处理hdl。生成的编译器可以并行所有编译器步骤。
在设计CHISEL RISC-V多核时，LiveHD可以实现5.5倍的可扩展性加速。它还为所有三种hdl设计的基准测试提供了从7.7倍到8.4倍的可伸缩性加速。这是通过快速单线程LiveHD基线实现的，与Scala-FIRRTL等编译器相比，速度提高了6倍，与Verilog上的Yosys相比，速度提高了8.6倍。”
找到技术纸在这里．2023年2月出版。
王世华，Coffman, H. J.， Mayer, K.， Garg, S. & Renau, J.(2023, 2月)。用于HDLs的多线程快速硬件编译器。第32届ACM SIGPLAN编译器构造国际会议论文集(第25-36页)。HDL，编译器设计，并行编译。
Imec的计算路线图;美国对华为为目标;美印。特遣部队;China-Bolivia交易;布鲁克揭开了白光干涉测量系统;三星量化可持续性;麦肯锡指出了美国晶圆厂建设的问题;发光二极管。
留下回复