40 nm断裂点模拟电路设计;工程师必须解决同样的问题,数字团队,加上其他一些惊喜。
埃德·斯珀林
模拟设计团队开始遇到相同的物理问题,数字设计工程师开始摔跤和几个节点前,只有问题更加复杂,更加难以解决。
高级节点数字电路容易数组的生理效应从热、电迁移、电磁干扰、静电放电。模拟是容易受到所有这些加噪声引起的电压波动过程的可变性,以及所需的电路,防止所有这些问题可以显著增加路由拥塞,大大影响性能和添加角情况下的数量必须检查验证。
这有助于解释为什么许多模拟公司避免了搬到新流程节点只要有可能,尤其是独立的设备,如a到d转换器和电力供应。过程开发和测试在0.25和0.18微米更快发展和带来更少的问题。他们也便宜得多,持续的时间更长,这就是为什么大多数模拟开发人员仍然拥有自己的晶圆厂和使用更小的晶片。
但即使模拟与单独的设备开发人员开始感受到一些溢出效应。随着soc继续缩减尺寸,噪音和热量影响PCB上的其他组件。
“soc运行功率密度问题和运行在更高的频率,”鲍勃Dobkin说,首席技术官线性技术。“数字噪声是一个问题。热就更难了。”
EMI的问题也就不是问题,因为大多数设备的PCB屏蔽从这些类型的影响。和ESD选项如果董事会制定正确,Dobkin说。但是电迁移可以是一个问题,这取决于功率密度。
芯片上的模拟问题
当模拟在相同的死亡数字电路,情况更糟。问题真的开始踢在40纳米,这是现在被认为是主流之一过程节点出类拔萃。
“我们看到的一个问题涉及到非常低的电源电压,“Hany Elhak说,高级产品营销经理Synopsys对此的模拟/混合信号组。“这可能是0.85到0.95伏特。晶体管的阈值电压为0.6伏。这使得一个非常少量的房间。”
Elhak说另一个问题涉及到电源电压变化。“因为变化需要添加数字校准的循环。这些天有很多循环数字设计师他们引起的问题,谁不想担心所有的角落和校准。”
当然,路由在SoC进一步复杂化。一起把这些和其他问题,显然为什么突然关心模拟社区。在65海里,还可以做模拟电路设计的方式一直都是些什么电子表格。在40海里,有一个实现,某些非常基本的东西已经改变了这个世界。
皮特•荷迪低功耗设计方案营销总监调子,发现在最近的一次欧洲之旅,在模拟电路设计是医疗设备等市场的蓬勃发展,智能卡、射频和汽车。
“问题是,模拟方面不是扩展,“荷迪说。“我们已经看到影响噪声免疫力。在过去,你曾经是能够传播时钟边缘降低数字噪声。你不能再这样了。也难做深n阱偏压,这是另一种减少噪音的技术。”
权力是另一个问题。泄漏开始取代动态功率在数字设计40 nm。现在导致模拟类似的问题,但处理方法是不同的。
“电力和地面是显式描述的模拟,但权力行为隐含在数字,”他补充道。“我们需要数字和模拟之间的桥梁。”
至少,模拟设计师需要了解当他们交叉功率域SoC。节能技术在数字方面是有效的控制芯片的功率预算和延长电池寿命,但他们并不总是显而易见的模拟电路设计团队。
更多的角落,不同的方法
另一个不明显的模拟团队multi-corner,多模方法验证。模拟电路必须极其精确,但在40纳米,甚至在65 nm,可变性技术消除了保证设计过程中实际上可以精确。而不是固定的数字,他们有分布。
“这不仅是设计几个角落了,“说Synopsys对此Elhak。“你需要使用蒙特卡罗分析等统计技术,这意味着你需要更多的模拟运行。模拟设计师也用于不同宽度或长度根据需要在他们的设计。他们不能这么做了,因为在40 nm和复杂的设计规则。甚至连最基本的分析也要做一个模拟器。晶体管的增益是什么?方程是基于特定的设备。不同的亚阈值区域,通常用于低功率,这是一个更复杂的比可由方程和电子表格;40 nm的断裂点模拟设计师们开始关心这些问题。”
一个显而易见的解决方案推动模拟到先进的流程节点叠加的死,是否涉及插入器的层或TSV。芯片已经被开发,可以混合技术节点。但是,至少目前,它仍是便宜把所有在一个死。成本是最重要的问题,主流平面设计40 nm仍然是标准的。性能和权力更重要,堆死开始提供一种可行的选择。
|
|
|
|
|
|
|
|
|
|
留下一个回复