“解决在软件”增加了膨胀和晶体管扩展放缓,设计师应该得到异构。
生活在SoC性能方面仍是一个枯萎的战斗有时,因为事情似乎相当黯淡。随着晶体管扩展变得更加昂贵低于10纳米特征尺寸,每天就更难双性能每18个月左右和保持竞争力。是这场战争的痛苦比消费者和汽车系统更为严重,低成本的持续成功的关键。
过去,我们可以修复的一些缺点硬件的软件开发工作。这不再是最可行的选择,因为代码膨胀会降低性能和开发和维护软件的成本导致的总数和成本失控。
设计师需要开始寻找新的方法来实现性能、成本、面积和功耗优化。因为,坦率地说,如果我们不能改善交货性能预期,我们不提供价值的供应链,我们成为可更换。
这就是为什么我说,“你所需要的是缓存。“一致性。
缓存一致性也非常有效均匀多核处理子系统,如SMP集群。然而,它已被证明更加困难包括高度可微的部分系统,像硬件加速器,缓存的领域。今天的缓存一致性主要是处理器在同一家族的域或指令集架构(ISA)。
背后的想法异构缓存一致性提供整个系统的内存,共享视图允许处理元素之外的SMP集群成为完整连贯的同行到现有缓存相干CPU集群。这可以提高系统的性能,关于关键事务和低延时要求更高的可实现的带宽。诀窍是可伸缩的方式去做,而不是打破银行软件开发流程迁移或不朽的。
从本质上讲,异构的缓存一致性把缓存一致性,不仅使CPU集群,但也为视频图像加速器,机器学习,图像和其他功能分享的好处缓存一致性。当正确实现,异构缓存相干系统访问外部DRAM经常低于非相干性的同行,从而可以获得更好的性能,有时同样重要的是,更好的功耗。
DRAM效率并不是唯一的好处异构缓存一致性。扩展缓存一致性超出了CPU处理复杂允许设计者选择适当的处理元素为每个任务而简化软件开发。它允许设计者创建更有效的系统从硬件的角度来看(每死有用的工作区域,或每mAh)和软件的角度(有用的每行代码的工作)。
设计团队将处于竞争劣势,如果他们选择不迁移到更先进的半导体技术流程除非他们可以使用他们现有的流程节点创建一个更好的产品。毕竟,消费者总是希望下一个产品是更快和更长的电池续航时间比之前的版本。的只有方法虽然住在相同的过程技术节点是创建一个更高效的处理系统和为每个任务使用最好的处理元素。
问题是,直到今天,市场还远远不能满足需求的选择扩展缓存整个设计。系统设计者想要适当的处理元素执行任务最适合。但他们也不想保险设计一个系统、电力消耗或死亡的成本支付罚款。在性能和功耗,他们负担不起每个处理元素,不论多大或者多小,经常要片外存储器存取。
满足这些需求缓存一致性需要定制,灵活和可配置的。从来没有两个芯片设计是一样的。工程师在每个行业都需要选择正确的混合处理元素,将与最低的延迟完成任务,最高的性能和最低的成本。和选择缓存相干互连IP需要优雅地适应这些选择。
一篇文章解释这样一个可配置的异构缓存相干互连最近写的林利集团。它的作者是高级分析师劳埃德,标题是,“宽松异构缓存相干SoC设计使用“Ncore Arteris互连”。
此外,两个行业组织提倡异构的方法是异构系统架构(HSA)的基础和缓存相干互连加速器(CCIX)财团。
当摩尔定律继续运行和软件工作是可预测的,异构的方法似乎深奥甚至异国情调。但随着CMOS晶体管可伸缩性达到顶点的弧,最具创新力的公司更加关注未知但有前途的方法来实现系统性能目标。毕竟,系统设计师总是需要更高的性能和更低的成本来提供真正的创新。
|
|
|
|
|
|
|
|
|
留下一个回复