如何减少热量的影响,同时减少设计时间。
下一代芯片在10/7nm finFET过程能够把更多的设备塞进同一区域,同时提高性能,但要付出代价的。
三维翅片结构吸收热量,所以设备上的温度上升,没有办法热量消散。这种组合的高电流密度,更高的性能和更高的温度对设备的寿命产生不利影响。这是特别糟糕的在安全至上的市场,比如汽车,安全性和可靠性有非常严格的规则。
在市场和许多其他人一样,设计可靠性不再可以马后炮。
热效果尤其有问题的高级节点因为他们限制已经低于之前的节点。修正或放弃他们违规行为变得更加复杂,更加乏味,可以推迟上市时间。
从过程可靠性的角度来看,他们退化是固有的统计,可以表示为对数正态方程。在SoC水平,个体互连的EM变得随意,特别是大量on-die互连段。使统计EM预算(SEB)可靠性分析至关重要,因为它允许设计团队优先考虑设计修复。
统计EM模型或预算(SEB),和一个failure-in-time(适合)分析(基于对数黑色方程)来确定执行芯片/块/ IP符合预算。从黑色的方程我们可以看到平均失效到达时间是指数的温度。不良finFETs自动加热问题和缺乏耗散增加了芯片上的散热片的温度,这直接影响芯片的一生。因此,temperature-aware适合分析现在先进的技术节点要求。通常,适合预算基于统计模型确定整个芯片,尽管它可以分配到子块,。当热意识到适合执行分析,如果它通过与EM违反预算,那些侵犯他们放弃了!另一方面,如果一个芯片/块违反符合预算,但通过EM检查,设计师还必须解决新兴市场,以满足预算。SEB使热意识到一个方便的方式来达到他们没有过多的签字。
ANSYS的图腾和运行解决方案提供的功能来执行热意识到可靠性分析以及分析。同时,ANSYS的芯片包装系统(CPS)热解决方案提供全面的芯片级热和chip-aware系统级热分析来实现热完整性和带动热能收敛的芯片,包和董事会。查看网络研讨会“热EM和ESD可靠性验收为下一代FinFET设计”学习需要增加可靠性和如何利用ANSYS的产品组合签署新一代汽车电子系统设计,移动和高性能的应用程序。
|
|
|
|
|
|
|
|
|
|
留下一个回复