不断增长的复杂性意味着设计包含模拟和数字组件需要分析作为一个系统。
最近在一篇文章题为“文艺复兴时期的半导体”,我的同事迈克尔Sanie强调的一些趋势正在推动下一代产品开发。他详细说明了设计目标的新应用程序创新通过先进的流程节点技术的结合和异构集成堆死/ 3 d / 2.5 d系统。此外,先进的垂直整合的工具集和改进方法针对客户的特定环境。这对计算和通信基础设施变得越来越必要超越并满足现在的要求是加速了COVID-19大流行。
这进化芯片与离散函数结合PCB的3 d IC系统迈克尔提到发生在几个不同的步骤。SoC本身变得越来越复杂。使用先进的处理技术设计的“数字”部分SoC是其中的一部分。更大的使用和faster-embedded记忆和复杂的I / O电路100 + Gb数据率在同一块硅的沟通的DRAM堆栈和模拟前端设备也起到了推波助澜的作用。今天,SoC往往集成了模拟功能在同一块硅,模糊模拟和数字之间的界限。
开发这些系统的复杂性和成本和相关的SoC,内存子系统和chiplets需要一个强大的设计团队和EDA工具提供商之间的合作,使工作流针对Power-Performance-Area-Cost (PPAC)收敛。这是特别重要的期望之间的差距和实现PPAC继续扩大。
这些system-in-package设备存在许多设计挑战的极端,或hyper-converged它们包含的技术性质。从规模复杂性的角度,先进过程节点增加寄生,过程的可变性,速度、精度和减少利润——所有这些影响time-to-results整体模拟,结果(QoR)和cost-to-results质量。
如前所述,这些设备包含一个混合的模拟和数字的元素需要一个完整的系统进行了分析和验证,而不是作为单独的组件。这系统复杂性要求统一的工作流模型和分析所有方面的设计在一起,作为一个系统。
IC hyperconvergence在许多市场推动创新,从数据中心到边缘物联网。有效地竞争在这些快速发展和高度竞争的市场需要为这些超聚合设计首次成功。设计成本和上市时间规则根本不会支持多个。第一次做对了需要从整体上分析,支持多个级别的详细分析和验证。只有通过这样的方法,大量的设计风险高度聚合设计可以减轻。试图“整合”这样一个环境中从现有工具和流将不会工作。过多的数据转换时间和精确度损失从这些转换两个实质性的问题。需要执行多个设计迭代创建一个大规模的支持的负担,将迅速成为站不住脚的。
据市场研究公司国际业务策略,设计验证的成本增加了五倍16 nm和5 nm节点之间。异构的必要性分析多种处理技术进一步增加成本。唯一的方法来管理这些成本,在这些新市场与新竞争和完全统一的方法来分析和验证hyper-converged设计。
re-cap, IC hyperconvergence创造了需要分析系统模拟和数字组成的组件作为一个系统,需要增强的速度和准确度。需要一个完全集成电路仿真功能的代码,可以无缝地处理所有所需的分析模式和现在的结果在一个统一的设计环境。
早期采用者和司机hyper-converged system-in-package设计包括:
有业内人士对新电话,高度集成设计工具和流动解决IC hyperconvergence的要求。这些需求集成工具设定了一个很高的标准和设计流动促进整体分析的一个新的水平。EDA景观需要改变来解决这些重要的要求。
|
|
|
|
|
|
|
|
|
|
留下一个回复