大众市场设备仍在至少一年的时间,但大name-supporters和优势在力量和速度点大幅上升;大多数技术障碍都解决了。
由马克LaPedus
一段时间,DRAM制造商发展3 d内存芯片,但商业产品还不是因为有一段时间了,因为技术和成本问题。
但3 d DRAM时代的出现可能是转折点附近,两个内存竞争对手分别搬到拉近各自的技术生产。在一个移动,美光科技公司披露最近宣布的制造流混合内存立方体(HMC)技术,3 d DRAM计划面向高端服务器和网络系统。根据该计划,IBM将生产的控制器逻辑部分HMC在自己的工厂。微米会使内存部分,组装和测试,HMC设备在自己的操作。
在另一个更令人惊讶的面前,日本DRAM制造商尔必达记忆显然比其更大的竞争对手,宣布该行业的第一个商业宽I / O后发展出。第一个从尔必达设备,被称为宽IO移动内存,一个4 Gbit设备基于30 nm制程技术和三维结构使用在矽通过(tsv)。尔必达计划样品首次广泛本月DRAM I / O设备。这些设备都面向下一代智能手机和平板电脑。
三星电子有限公司和海力士半导体公司也分别开发3 d后发展出。一个3 d设备背后的理念是使用tsv堆栈现有模具和连接它们,从而降低电阻率,提高带宽。但基于tsv 3 d设备涉及到成本问题,技术问题和供应链的头痛。
“有很多关注和工程资源抛出3 d现在DRAM开发者,包括三星、微米,尔必达,和海力士,”麦克说霍华德,高级首席分析师IHS iSuppli的DRAM和记忆。“大I / O尚未真正达到的成本水平,使其竞争力,我们仍然有可能在几年离大规模采用。尔必达在实验室里很可能有一个功能部分,可能会产生测试样品,但我认为我们仍远离这几年被用于任何但最高端市场。”
汉克赖,产品规划内存市场三星半导体公司,说宽I / O DRAMs是不会获得牵引力,直到2013年的某个时候。目前,智能手机和平板电脑使用的是普通,低功耗DDR3后发展出或移动后发基于由接口标准。之前广泛的I / O,移动市场将从由下一代LPDDR3接口标准,赖说。
由的最大吞吐量8.5 gb / s。LPDDR3峰值吞吐量12.8 gb /秒。三星宣称其新的LPDDR3设备消耗的能量比由少20%。
尔必达的宽IO移动内存512 I / O管脚。据说该设备实现数据传输速率为12.8 gb /秒,LPDDR3大致相似。但是尔必达的宽IO移动RAM的高度为1.0毫米,1.4毫米相比与现有移动后发基于今天的package-on-package(流行)技术。
尔必达承认,宽阔的I / O市场需要时间来发展。宽4 Gbit I / O DRAM下月将样本,但生产”将在2012年下半年,“根据尔必达的官员。“批量生产,这将是在2013年。”
2012年3月,尔必达计划样本16-Gbit DRAM,基于叠加宽四4-Gbit IO移动RAM芯片。大规模生产是由于2013年之后的某个时候,尔必达。
在光谱的另一端,微米与HMC和三星正在全速前进。“这是一个稍微不同的比尔必达的产品,是针对服务器的客户。规格是非常有前途,但是,这仍然是一个几年的大在最快时间- 2013,”霍华德说。“三星也是一个HMC集团的一部分,贷款产品重量的机会。”
10月份,三星和微米宣布成立一个财团开发一个HMC的开放接口规范。微米HMC的实际设计技术。微米和三星,以及Open-Silicon,阿尔特拉和Xilinx的创始成员混合内存立方体财团(HMCC)。
HMC将把DRAM阵列逻辑芯片堆叠。设备是与2000年到3000年tsv。HMC的原型据说时钟与带宽128 gb /秒。
它不是一个众所周知的事实,但是专业ASIC房子Open-Silicon发展控制器IP HMC。科林•鲍德温Open-Silicon营销和业务发展主任说,HMC控制器将基于公司的茵特拉肯控制器IP。茵特拉肯是一种高速,到接口协议,基于SPI4.2的渠道化和每通道流量控制功能。茵特拉肯控制器将作为内存和物理层之间的界面来帮助“提高带宽”设备,鲍德温说。
在制造业方面,HMC设备本身将会通过一个两步的过程。HMC的控制器逻辑部分将在IBM的半导体制造工厂在东鱼难,纽约,使用公司的32 nm, high-k金属门过程技术。IBM还将处理TSV创建过程基于微米的规范。
微米将开发和使DRAM数组内部基于3 xnm过程中自己的晶圆厂,微米技术策略师迈克·布莱克说。微米将逻辑控制器的内部——以及内存数组和然后将组装和测试整个HMC微米内设备的研发生产线在博伊西,艾达,黑人说。
微米与设备资格阶段。“我们感觉很好,”他说。“大部分的学习。”
|
|
|
|
|
|
|
|
|
|
留下一个回复