瞬态动力问题上升

瞬态功率10/7nm问题变得更严重,为设计团队添加另一层次的复杂性已经泄漏造成的摔跤与权力问题,各种电源管理技术来控制动态功率,和泄漏电流。

在每个新节点较少空间工程团队来解决这些问题,和更多的可能性,他们所做的事情在一个领域会影响另一个。阈值电压已经把限制,设计利润萎缩,推动更大的异质性意味着更多的设备用自己的权力被塞进这些设计要求。瞬态功率是一个因素,它增加了集体力量和信号完整性的问题。

瞬态功率出现在两个基本方面:

• 单循环瞬时功率,动态功率使用一个时钟周期内,如当前需求的峰值在时钟边沿。单循环瞬态功率会导致高频噪声和具有动态电压降(DVD)。
• 多循环瞬态功率,这发生在多个周期由于cycle-to-cycle跨应用用例活动的变化。这是一个比单循环瞬态功率低频噪音问题。

单循环瞬态功率是加剧了同步时钟。最好是处理峰值功率和DVD减少时钟调度,以及物理层芯片级功率输出网络的优化,首席执行官说Teklatech。相比之下,多循环瞬态功率较低频率噪音问题进一步恶化,时钟和电源控制。

“当大部分时钟网络或电网开启,归纳包需要时间来回应,“Bjerregaard解释道。“这导致低频振铃和多循环电压下垂的效果。拥有强大(低阻)芯片上的电网可以使这种效果更糟糕的是,作为芯片的包L C可以引起共鸣。chip-package-system层面的解决方案被发现,但也的力量控制策略。”

直到新节点,这主要是一个二阶效应。但在10/7nm,工程师们发现这两个域如何相互影响。

“在其一般形式,瞬态动力系统阻抗和噪声响应的担忧,“Bjerregaard说。“当优化以减少单芯片级噪声,它还影响当前需求的低频分量实益。但更确切性质的力量塑造影响频谱。另一个因素——更多的间接但同样重要的是,使用动态能力形成的优化设计、小电网,减少片上在同一DVD是可能的目标。这不仅让更好地利用片上资源,导致更好的区域utilization-which 10点尤为重要和7海里流程但也有有益的影响系统级RLC共振:高R,低C =不响了。”

本地化的开关也会影响低频电源的完整性。“你有瞬时电流在一个领域的需求,晶体管立即看到一个很高的电压降,“Arvind Shanmugvel说,应用工程总监有限元分析软件。“然后,当全球开关,它会导致一个巨大的di / dt(电流随时间的变化)。结合包电感,本质上导致L (di / dt)电压降。这是两个现象,直接影响芯片的电源完整性。另一个方面是非常缓慢移动的瞬变级高会导致较高的热瞬态系统中,可能影响整个热完整性和打破系统的热设计能力(TDP),等等。”

IP的拯救?
由于SoC的设计是由可重用IP模块,IP公司看看减少泄漏的方法在IP块许可。

广泛采用的节电方法就是力量控制某个部分的设计,通常是用来把它进入睡眠模式。“足够信息设计需要保存的状态时,电路醒来,“拉维Thummarukudy说,公司的首席执行官Mobiveil。“这是通过识别保留失败在IP和SoC水平。同样重要的是确保引入芯片不会增加地区这样的失败或创建功能问题。如果IP块power-gate准备,SoC设计的生活要容易得多。”

在复杂的soc许多分层块,是常见的块封闭的不当导致bug,鲍姆的总裁兼首席执行官安迪·拉德说。但验证全球和本地控制是否正确应用是一个困难的工作。让它正确需要设计师分析瞬态功率或功率波形。

进一步,他说SoC的IR降的分析是至关重要的,以避免过度的IR降噪音芯片电网。但这是一个耗时的过程,所以只有几个周期的刺激通常应用于电流源模型。问题是一个综合分析许多场景下的瞬态功率波形必须得到正确的刺激的间隔对应于峰值功率消耗。

安全担忧另一维度添加到这个问题。边信道攻击芯片设计者提出一个危险,安全信息是通过功耗泄漏行为。防止这种违反需要瞬态的理解能力,技能通常不一起去。

“设计师需要分析瞬态功率波形为各种不同的使用场景,以确保他们的芯片将不会容易边信道攻击。在所有这些情况下,快速、准确的瞬态动力分析是优化和验证设计的关键,”拉德说。

防静电,一种特殊情况
瞬时功率的一个特例是静电放电(ESD),这是一个特别棘手的问题在高性能的逻辑。

ESD有着悠久的历史在半导体、约会回到贝尔实验室研究的1960年代早期,当研究人员担心雷击对芯片的影响。但在大多数情况下,这些问题在很大程度上是通过额外的电路,包含或保证金。在高级节点,这些利润萎缩,所以包含ESD变得更加困难。

“在这些系统,我们希望所有的信号传输正确执行后,所有的0和1从一个点到另一个不间断地为了使数字信号通过电话或电视或电脑会工作的很好,”说甄亩,主要产品工程师高级定制的集成电路和PCB组节奏。“对ESD,就像突然间,多种多样,非常高的电压系统。例如,如果一个USB插入电脑或突然接触一些电脑上的主板或电源端口连接到手机,突然能够产生一个高压的事件。这是因为人体有很多费用,如果你突然发现一种放电,放电时形成循环在这种情况下,然后创建一个当前。高压本身确实不多,但创建循环电流时,会有短暂的权力,因为权力是一个乘法的电压和电流。是损害发生的地方。”

如果委托人发生,这种现象,电路的问题可能会导致各种各样的问题或信号。此外,这些问题变得更糟的电压和电流上升,可能燃烧板上的集成电路或其他组件。这可能发生当事情变得太热,它会导致信号丢失,即使完全不破坏系统。通常,当现象减弱,系统备份,μ表示。

静电是一个特例,EDA一边处理以及实验室测试。

图1:防静电敏感性地图PCB跟踪与ESD保护装置。来源:ANSYS。

早期预防
在高级节点,瞬态功率是一个问题,需要在设计周期的前期处理。

“我们不能避免瞬态功率要求,”Shanmugvel说。“架构要求你有这些瞬变。但是我们如何构建?我们如何避免和功率瞬变出现的问题吗?第一步是分析和设计的瞬变。我们需要分析所有类型的瞬变,我们需要能够使设计健壮的方式可以处理所有这些瞬变。这是一个三管齐下的方法。一个是芯片,第二个是在包装方面,第三个是在系统方面。芯片级电源完整性是一个方面,成千上万的不同向量必须异形为了理解哪些是导致高局部di / dt。基于这个设计的芯片电网。 Similarly on the package side, there must be a good model of the chip, and then it must be design for the L (di/dt) effects that affect the package level voltage drop. The third is the system side. How do you design for power transient thermal issues/power transient voltage regulator module issues?”

即使所有这些计划,错误潜入。修复他们是困难的,有时甚至是不可能的。

“一旦你设计了一个芯片,你发现有某种巨大的瞬态导致芯片失败,不可能以同样的方式使用这个芯片,“Shanmugvel说。“第一个方法是降低芯片的频率,这有时会导致di / dt消失,但它是没有保证的。另一种方法是改变董事会层面开瓶或更小的包访问的开瓶改变足迹。这也可以使这些错误消失。但是,如果你不分析和构建,硅进来之后,你有一个惊喜,这绝对是一个非常混乱的情况。”

再加上如何模拟的问题。数以百计的电压变化转储或快速信号数据库有一个向量必须模拟芯片的,和今天的工具并不意味着处理这个问题。不过,业内人士表示,下一代平台将允许异形vcd。识别向量真的影响该系统将强制为即将到来的技术节点。

保险设计不再是一个选项
而复杂,如果这些场景不预测,这不可避免地导致保险设计,所有的保证金,建于吹走,把钱放在桌子上。

“在7海里,你真的不能保险设计尤其是在权力的完整性方面,“Shanmugvel说。“你的利润非常薄,供应电压450 mV的顺序,你真的不能即兴表演。你不能说在最后一分钟,我在设计电网我会没事的。如果你正在做你搬起石头砸自己的脚。分析设计系统地从早期阶段签署肯定会帮助设计团队看到收益,而不是让他们保险设计。”