持续性能、功率、面积和成本改进,材料需要在原子尺度设计。
我们正步入最大的计算波——人工智能时代由大数据驱动的。使这个时代需要显著增强处理器性能和内存的容量和延迟。这些需求是未来在这个行业越来越多地受到放缓经典摩尔定律扩展。我们需要继续推动行业发展新材料在原子尺度组合系统的设计,使人工智能与新型体系结构和设备。
在这个由两部分组成的系列博文,我首先会看材料变形晶体管接触和地方互联,紧随其后的是讨论集成材料方案的必要性。
PC时代是具有典型的摩尔定律萎缩,依靠少量的材料和几何缩放通过光刻技术来提高芯片性能、权力、面积和成本,通常称为PPAC。
移动时代,我们看到原始的材料用于经典摩尔定律达到物理极限,和一些新材料采用连同设备架构的变化,如从平面晶体管FinFETs, PPAC缩放。
对人工智能时代,PPAC改进需要更多的新的和特殊材料。进一步的尺寸缩小,接口成为一个越来越大的部分的材料特性,和工程材料的原子尺度是一个关键的要求和挑战。
需要新材料的一个关键领域是在接触和本地连接,这是最小的水平金属互联晶体管连接到外部世界,分别和目前的使用钨和铜(图1)。
图1所示。材料变化所需的最小和最关键的导电层持续改善设备性能。
新材料
应用材料的创新材料工程工作导致了一系列产品的开发制造晶体管的接触和使用互联钴导体。这是第一个改变金属布线用于电力晶体管超过20年。在1997年变化是采用铜。
同时我们会继续看到新的架构和光刻技术的进步,在芯片制造领域最引人注目的变化将在材料领域。从一个小数量的材料在90年代,我们希望看到一个10倍数量的增加新材料需要提供性能提升推动人工智能的广泛使用应用程序。
钴的原因吗?
在10 nm节点,使用钨作为晶体管接触金属性能瓶颈是由于阻力和gapfill。同样,当地在M0、M1级互联用铜制作的正遭受gapfill而言,阻力和可靠性,限制性能和影响生产成本的芯片。取代钨接触与钴和铜互联层以下7海里铸造节点和缓解这些性能瓶颈(图2)。
所以,钴的好处是什么?相比,钨、钴本身提供了优越的阻力在小尺寸给定的能力填补更薄的小功能障碍。
图2。将取代钴钨和铜在最小的导电层。
需要一个相当厚套制造钨接触,材料堆和成核层的障碍。这些电影的厚度不能减少任何进一步的收缩特性,为导电金属限制可用的卷。晶体管接触收缩~ 12海里,它达到物理极限,没有体积对钨可用。更薄衬管与钴和障碍可以使用临界尺寸(CD) 15海里——大致相当于7 nm节点增加3.7倍进行金属可以实现。
图3。从钴模拟演示了显著的性能提升。
采用钴晶体管接触导致显著减少阻力和可变性。基于内部研发、接触电阻低87%,钴和可变性是减少从10欧姆(规范化)约0.06欧姆。这些改进允许更多的晶体管的内在性能与功率损耗少意识到由于低阻力和减少收获损失由于晶体管接触减少可变性。
即使在晶体管接触瓶颈是松了一口气,下一个性能瓶颈是当地铜互连。而铜作为大部分金属电阻低于钴、有一个交叉点10-15nm范围比铜钴互联阻力较低的地方。交叉的原因是电子平均自由程——这是~ 39纳米铜和钴的~ 10纳米。电子平均自由程定义电子旅行的长度在一个没有散射的散装材料。功能是低于平均自由程时,明显的散射发生在材料界面和晶界,从而导致阻力上升。更小的电子平均自由程允许电子流过狭窄与更少的碰撞,导致较低的耐电流。
此外,正如前面提到的,比铜钴与薄的障碍,因此,通过较低的垂直电阻钴互联。由于这些原因,钴帮助解锁全部潜力7纳米晶体管的铸造节点下面。
最后,我们展示了钴的价值使用EDA仿真一个5级的环形振荡器电路。我们表明,CDs模拟,电路的性能对钨钴比。事实上,这有利于增加钴cd萎缩,高达15%的高度显著改善芯片的性能。
更多地了解钴和如何应用所带来的好处是使其使用晶体管接触和互连,我鼓励你去看我们最近的网络直播的重演或阅读记录,这两个是可用的在这里。
综合材料解决方案
驾驶经典摩尔定律在PC时代通常依赖于单个进程系统解决方案,用更少的集成过程。在移动时代,我们看到了集成过程系统的发展,使新材料的实现。与早期不同的是,这不仅仅是引入一个使材料代替另一个。相反,它需要多种创新,开发在一套一致过程技术,解决集成所需的许多挑战新材料。钴突破启用了一个集成的材料解决方案方法解决钨和铜的局限性。我将详细讨论集成钴材料解决方案在我的下一篇博客中。
结论
我们将看到越来越PPAC挑战与扩展,需要解决新材料和综合材料解决方案。在应用,我们有这个行业最大的可用材料工程功能设置一个屋檐下,探索、开发和集成,使行业词形变化。我们唯一能够解决问题与新材料,将这些综合材料解决方案市场解决人工智能时代的挑战。
|
|
|
|
|
|
|
|
|
|
留下一个回复