从信号完整性问题EUV,有权衡参与移动到最新的节点。
尽管摩尔定律减弱的成本也在增加,先进的流程节点,半导体行业正在逐步接近7纳米(纳米)。的需求预计7海里开车初始tape-outs从晶圆厂在2017年底,与最初的数量从2018年开始,到2019年增加。硅晶圆厂nm节点7日将为芯片制造商提供许多好处,包括低功率、更高的性能和密度增加。
实现先进的流程节点需要逻辑设计的所有方面减少。这包括显著降低电容的大小和通道长度,有效增加逻辑性能通过促进更快的响应时间。此外,下降使密度降低节点布局和设计,以及更多的逻辑复杂度相同的(或减少)的形式因素。这就是为什么降低流程节点尤为重要的架构等下一代组件和模块并行转换器phy 56 g和112 g。
然而,移动到7海里了工程师的信号完整性和制造的挑战,包括泄漏、不稳定的寄生结构、缺陷和瑕疵(尽管后者两个应该改善随着时间的推移,随着节点的成熟)。此外,硅设计降低过程节点需要复杂multi-physics模拟、仿真和原型,以确保成功tape-outs可靠攷虑的功能。
虽然芯片制造商可以扩展浸/多模式从16 nm / 14 nm 10 nm和7海里,有不确定性之外的东西。极端紫外线(EUV)光刻是一种方法,可能帮助该行业获得成功和高收益率在7海里和更高级的节点。例如,从PHY IP设计的观点来看,朝着EUV可以减少所需的面具在7 nm节点(从多模式实践),因此导致工程设计时间的减少。EUV目前正在开发,至少有两个主要芯片制造商将实现EUV纳米7日在2018年到2019年,高容量使用预期到2020年甚至更低的节点。
与此同时,在Rambus我们继续与我们的合作伙伴和客户设计新一代硅半导体器件的制造节点,包括14和7 nm。作为一个例子,GlobalFoundries最近演示了硅2.5 d包装解决方案的功能因其高性能14 nm FinFET FX-14集成设计系统专用集成电路(asic)。
2.5 d ASIC的解决方案包括一个缝插入器能力克服光刻技术的局限性和2(真沸点)每秒多车道HBM2 PHY,与我们的工程团队合作开发的。14 nm FinFET示范建设,解决方案将被整合GlobalFoundries的下一代FX-7 ASIC设计系统建立在他们7海里FinFET过程技术。
总之,减少节点有很多好处,也有许多挑战与硅晶圆厂以先进的过程,如7海里和低。因此,公司理解当先进的关键节点,如7海里是必需的,当一个更成熟的半导体制造过程——例如28/32nm——将是一个更合适的选择。
|
|
|
|
|
|
|
|
|
|
留下一个回复