标签:提取

工程GDDR6的信号
通过肖恩Nikoukary2019年5月- 09年-评论:0

通过DDR3 DDR1的挑战,但速度低于一个千兆和信号完整性(SI)挑战更集中在静态运行时间和伪随机二进制序列(PRBS)模拟。现在,随着GDDR6,我们正在16到20吉比特每秒的速度信号,甚至更快的在不久的将来。因此,工程信号GDDR6需要谨慎……»阅读更多

改变设计流程
通过埃德·斯珀林- 07年8月,2018 -评论:0

Synopsys对此的迈克尔·杰克逊与半导体工程为何变得必要融合在一起的数字设计的各个部分。https://youtu.be/AOWh4wjw-ps»阅读更多

技术讨论:14 nm
通过埃德·斯珀林——5月21日,2015 -评论:0

拉吉卜降服数字设计方法技术领导GlobalFoundries 14 nm finFETs有什么改变,包括着色双模式,新的角落,米勒效应,时间问题和可变性。[youtube视频= Yk6jSKCtsjU]»阅读更多

设计和测试FinFET-based IC设计
通过导师图形专职作家——6月19日,2014 -评论:0

凯里罗伯逊和史蒂夫接线盒FinFET晶体管的出现产生了重大影响集成电路的物理设计和针对流动。引入FinFETs意味着CMOS晶体管必须建模为三维(3 d)设备在集成电路设计过程中,这意味着所有的复杂性和不确定性。加州大学伯克利分校的BSIM集团设备集团……»阅读更多

电网分析
通过Christen Decoin- 08年8月,2013 -评论:1

通过为Decoin进行增加设计大小在每个技术节点,电网分析(PGA)拉伸建立软件容量和性能。32/28nm、容量和性能问题最后提出重大障碍实现结果。在本文中,我们探索现有方法,EDA供应商一直试图利用解决……»阅读更多

专家在餐桌上:不断增长的结果头痛
通过埃德·斯珀林2013年5月- 09年-评论:0

艾德·斯珀林低功耗/高性能工程与罗伯•艾特肯坐下来讨论验收问题,一只手臂的;Sumbal拉菲克,应用微观工程主管;鲁本莫利纳在节奏时间签收产品营销总监;凯里Robertson Calibre提取产品营销主管导师图形;和罗伯特•Hoogenstryd高级营销主任……»阅读更多

提取、电力和最后的硅
通过埃德·斯珀林——5月12日,2011 -评论:0

由安Steffora Mutschler随着半导体技术的尺度下,制造业的影响正在前面和中心,把恒压设计团队以确保硅可以通过提取建模过程在执行分析准确。萃取技术是其中一个基本组件需要获得力量的精确测量,时间和信号int……»阅读更多

  • 赞助商

关于

导航

与我们联系

版权©2013 - 2023 SMG |服务条款|隐私政策
Baidu