为什么设计团队现在更多地利用权力的提取过程,时间和信号完整性。
由安Steffora Mutschler
随着半导体技术的尺度下,制造业的影响正在前面和中心,把恒压设计团队以确保硅可以通过提取建模过程在执行分析准确。
萃取技术是其中一个基本组件需要获得力量的精确测量,时间和信号完整性。
“设备特征正在改变过去,“说Sudhakar Jilla,产品经理和路线在导师图形。“过去一个简单的电阻和电容的计算给定线部分用于足以做任何时间、电力、信号完整性分析。我们看到,特别是从65到45现在28岁,甚至20,是设备有大胖短导线与瘦,长的电线。结果,传统的编程方法不再足以捕捉你的电线的电气行为。”
这意味着更多的考虑在每一个角落的设计,无论是权力分析、时间分析和信号完整性分析。在每个节点上,有很多角落,因为有更多组件,更多的互动,更多的复杂性。复杂性和变化在设计不一定考虑整体流动的工具,需要增加设备和寄生提取工具。
“问题得到了很多更复杂的设备和寄生中提取所有在同一时间,并确保它们是通过提取正确连接,”哈里希Kriplani解释说,研发小组负责人负责权力的分析和IR分析节奏下降。“有很多制造效应需要考虑,这就是复杂性来自流。”
数据大小爆炸
专注于制造影响,尺寸的设计,推动更好的提取精度也导致了爆炸的数据提取。设计团队挑战来管理数据,同时分析在合理的时间内。处理多亿双元素在今天的某些尖端芯片中,EDA工具提供商投资减少寄生,同时增加解决者和装备的容量和性能工具利用线程和并行处理来弥补长时间运行时。
地址需要更精确的建模、EDA工具开发人员考虑问题,如电容,边缘电容和其他电气在年长的过程不是关键节点的影响。然而,由于邻近效应的较小的几何图形,角落和边缘电容现在更加仔细的检查。
此外,设计师们跑到巨大的砖墙时不包括建模整个system-inductance包,包和芯片上的电容。这创造了一种完全不同的权力分析环境,你必须考虑。否则你的芯片将对测试人员正常工作,但是当你把它插到包可能不工作,高级产品营销经理约翰•凯恩表示时机和节奏的电动工具。
从实现和签字的角度来看,即使是纯布局的电线和影响,提取模型变得更加复杂。“你需要看的长度和宽度不仅wires-you需要看邻居,顶部和底部,下面层以上,捕捉的完整影响你正在谈论什么,“导师的Jilla说。“特别是从实现的角度来看每一个优化引擎尝试需要看时机和电力和信号完整性的影响。这连锁反应在整个流,因为所有的碎片都绑在一起。大部分的权力分析任何实现系统传统上用于看权力和SI只有在时机了。现在我们的技术曲线我们看到的是,所有这些分析必须并发。”
未来20 nm和14 nm,技术,如双模式和三重模式进入画面,进一步复杂化。
“这整个的其他轴是3 d的。现在你基本上添加一个或两个水平的复杂性在整个建模和什么东西在抽取过程中需要考虑的问题。如果我们认为它是困难的,它会变得更具挑战性会20 nm和14 nm-especially对权力。我们提取器的工作方式取决于你在哪里在流。改变提取精度和运行时的权衡。是必要的,因为,例如,在全球路由或在布图规划阶段你只需要估计的Rs和Cs。当你流的末尾,你有实际的详细路线可以提取的数据更加准确。就像一个表盘。一开始你有足够准确的但非常快。暗示流后到最后,当你有这些细节后的路线,你去完整的准确性。”
功率预算需要
而提取设计团队可以提供非常有价值的信息,还有下一代芯片架构的问题不再受制于硅区域或图书馆的速度。变得非常关键的是他们能负担得起的消费和允许散热。芯片必须满足最大功率规范限制控制系统之间的不平衡不断扩大消费和其消费具有竞争力。
“低于28,很多客户都要求我们狭窄的乐队对权力的预算,”维克Kulkarni说,总经理Apache RTL业务单元的设计方案。“预算,非常简单地说,不同的操作模式,在手机,例如。应用功耗显著不同,因为不同的刺激在不同的应用程序。能够反映电网的设计是一个非常困难的挑战。如何预测,在RT级别?如何选择高功率消耗向量从数以百万计的周期呢?”
需要将物理效应的设计流量预测会发生什么的RTL次方downstream-after合成、地点和路线,从而合成。一个巨大的技术挑战是确保电力数字的范围在设计的早期预测维护整个设计过程,收集到的数据足够早周期实际工作中最后的硅。
超出了标准时间关闭的问题准确、快捷网格提取、RC必将发挥重要作用在其他部分的总功率,噪声和电磁干扰分析。电容(C)建模的电线和时钟结构可以被建模的一个关键因素的影响,这些在RTL电力规划阶段,可以是一个功率预算流程的一部分。同时,电阻(R)的准确性提取将扮演一个角色的一部分electro-migration signal-EM电网以及分析,并将随着行业包含3 d结构至关重要。
|
|
|
|
|
|
|
|
|
|
留下一个回复