电网分析

由Christen Decoin
随着设计规模在每个技术节点,电网分析(PGA)拉伸建立软件容量和性能。32/28nm、容量和性能问题最后提出重大障碍实现结果。

在本文中,我们探索现有方法,EDA供应商一直试图利用来解决这些问题,以及电流客户完成完整的芯片签字PGA到位。这以后,我们将研究一些潜在的路径要真正解决这些问题。

EDA供应商:应对PGA容量和性能
电网分层分析
现有常用方法之一称为分层PGA PGA解决方案。这个流程是基于事实,您可以运行PGA在IP可改变大小的块,然后生成一个IP功率模型,可以表示这个IP在芯片级分析(图1)。使用这种方法,用户避免典型的长周转时间和内存使用问题时他们会遇到一个真正完整的芯片PGA。虽然这种方法被广泛使用的工业,它有缺点。主要问题在于几个IP块通常共享相同的电力供应,这意味着一个IR降的问题在一个IP块可以直接联系到另一个IP块共享同一电源。

图1 -分层PGA使用IP动力模型来执行完整的芯片分析

此外,这种方法不是兼容在尖峰类型的分析。例如,如果您打开IP1在图1中在使用IP功率模型,您将无法看到对IP 4和IP2在尖峰电流的影响。

利用电网提取层次结构
在PGA的过程,有两个主要组件计算昂贵的性能和内存使用:电网提取(铂族元素),静态或动态生成分析数据的解决。应对铂族元素的容量和性能问题,建立解决方案通常使用层次结构杠杆。层次结构的主要杠杆是非常简单的利用这一事实DEF的芯片是分层的这些天,铂族元素软件sub-DEFS单独运行,然后生成的网表合并成一个(图2)。这种方法具有双重优势:它不仅允许运行在另一台机器上的每个DEF的铂族元素(这可以缓和性能和内存使用的问题),但同时,当sub-DEF叫做通过几个实例,铂族元素工具只需要提取sub-DEF一次,然后复制结果对于每个额外的实例,提供了一个巨大的性能增益。

图2 -铂族元素利用设计的层次结构

这种方法确实有一些关键问题,将产生系统错误在整个PGA结果:

1. 提取运行时,通常考虑网在变化的环境中,但事实并非如此的边界这些sub-DEFs全芯片的上下文。例如,在DEF运行提取2时,在没有考虑环境变化网络的边界DEF 2。从顶级的观点来看,DEF 2和DEF 3是相邻的,篮网在正确的边界DEF 2将有邻居网从左边边界DEF 3(这并非如此,如果单独提取运行)。
2. 运行时提取sub-DEF,设计师错过潜在的顶级网sub-DEF重叠区域。

设计的切片
虽然切设计能够运行它通过PGA技术通常使用的设计师(在下一节中讨论),有些供应商正在寻找方法来支持这个本地的PGA的解决方案,目前有限的成功。本机设计切不是一项容易的任务,因为切片生成许多精度问题(由于边界效应)可以触发错误的电压或电流密度下降热点。设计团队的优势了解他们的设计很好,这不是一个自动化的方法的情况下实现基本切片基于纯设计规模和软件的局限性。这种方法不太可能被客户接受,谁会喜欢控制过程。

半导体公司:流程完成完整的芯片PGA签字批准

设计的切片
设计团队,需要运行现有的PGA的解决方案在大型设计经常使用设计的切片方法。限制边界影响,设计师需要清楚地理解为每个设计最优分割策略。因为他们知道他们的设计很好,过去的经验从以前的项目,设计师拥有一些技术诀窍,使他们能够有效地利用这种技术。

即便如此,这个过程是非常昂贵的时间。一旦每个片贯穿PGA、合并和分析部分的过程非常缓慢,设计团队需要研究每个报告错误并确定问题是与切片,或如果这是一个真正的错误在电网网络。事实上,尽管PGA解决方案的运行时在这样的大型设计片非常长,设计师通常花更多的时间在分析这些运行的结果。

分层PGA
另一种方法,设计师使用加速PGA流分层PGA和解决能力问题。一些设计师,当处理重复类型的设计(FPGA、GPU等等),使用权力模型方法可以在现有的软件。在这一过程中,他们的设计和使用重复的事实,他们可以过多的电网整合流和试图限制这种方法固有的风险(如前所述)。

覆盖范围的限制
最后一个设计师所使用的方法就是降低他们的报道PGA流。有时设计团队必须过度约束设计的电网,他们知道将影响他们的利润,但他们没有好的选择。报道限制主要用于加速乏味的周转时间,但部分解决容量问题,使用三个不同的方法:

1. 选择性PGA:设计师只运行静态PGA的全芯片签字,限制的影响表现不佳的解决方案。他们要么不运行动态PGA,或IP块或芯片上运行它只部分(如果他们需要调整他们的分析一个问题由静态运行标记)。
2. 名义覆盖率:设计师很少超过两个角落上运行PGA,和他们并不少见只运行名义覆盖率,希望他们过度设计的电网使得这个覆盖率足够了。显然,只有一个或两个角落上运行PGA(而不是一打),加速了PGA签字批准。
3. 更少的时钟周期的报道:动态PGA活动,传播是关键。设计师通常运行的动态PGA 5到10时钟周期得到最佳的潜在问题的报道,但是在某些情况下,他们只运行动态PGA几个时钟周期。

一看前面
今天,没有真正的银弹可以突破PGA容量和性能。设计师坚持痛苦的工作流程,而EDA供应商发布解决方案,为了维持自己的衰老PGA技术解决方案。但也有一些有趣的路径探索解决这一问题,尤其是对铂族元素组件,这是能力的主要来源和性能问题。例如,利用SoC multi-voltage域定义实现,或雇佣一个增强的分层方法,环境在某种程度上可以考虑。在解算器方面,有现有的产品市场上,使分布式求解器可以用于PGA的解决方案,这将极大地提高性能。虽然没有明确的道路,新的技术和方法,可以引领我们去解决。

christen Decoin是新的和新兴市场产品营销经理口径在导师图形设计解决方案。