如何通过设计保护内存接口


2017年,美国信用机构Equifax宣布,黑客入侵了其系统,泄露了1.47亿人的个人信息。因此,该公司已经达成了4.25亿美元的集体诉讼,以帮助那些受到影响的人,包括身份盗窃、欺诈、经济损失和清理损失的费用。威胁是否确定…»阅读更多

CXL内存:使用微基准测试和实际应用的详细特性分析(UIUC,英特尔实验室)


伊利诺伊大学香槟分校(UIUC)和英特尔实验室的研究人员发表了一篇题为“用真正的CXL- ready系统和设备揭开CXL内存的神秘面纱”的新技术论文。摘要:“现代数据中心对内存容量的高需求导致了内存扩展和分解的多条创新路线。其中一项努力是基于计算快速链路(CXL)的…»阅读更多

基于CXL分解的底层内存池中高效处理大型RM数据集(KAIST)


KAIST和Panmnesia的研究人员发表了一篇题为“CXL上持久记忆分解的容错训练”的技术论文(预印本)。“TRAININGCXL可以有效地处理分解内存池中的大规模推荐数据集,同时以低开销实现训练容错,”论文指出。在这里找到技术文件。或这里(IEE…»阅读更多

高速物理和SerDes中时钟分布网络的抖动预算


本文提出了一种简单而实用的MOS时钟缓冲链的周期性单音电源诱导抖动(PSIJ)估计方法。该估计方法的解析闭式表达式在代数上简单,不需要预先知道电路器件SPICE参数,只需要少量的电路仿真结果。该表达式非常适合于预测PSIJ周期,…»阅读更多

内存设计如何优化系统性能


数据的指数级增长以及对提高数据处理性能的需求催生了各种处理器设计和封装的新方法,但这也推动了内存方面的巨大变化。虽然底层技术看起来仍然非常熟悉,但真正的转变在于这些内存与系统中处理元素和各种组件的连接方式……»阅读更多

DDR内存测试挑战从DDR3到DDR5


云、网络、企业、高性能计算、大数据和人工智能正在推动双数据率(DDR)存储芯片技术的发展。对更低的功率要求、更高的存储密度和更快的传输速度的需求是不变的。服务器驱动了对下一代DDR的需求。消费者受益于现有的和遗留的一代…»阅读更多

基于高分辨率时域反射的分支轨迹缺陷快速识别的开-短归一化方法


采用光电采样的时域反射(TDR)在飞秒级提供了出色的分辨率,并显示出可理解的脉冲波形,从而允许在单个痕迹中快速识别缺陷。然而,在多个分支的跟踪中识别缺陷仍然具有挑战性;TDR波形是复杂的。一般来说,有缺陷的单模的TDR波形…»阅读更多

DDR5:更快的内存速度如何塑造未来


更快的数据处理需要更快的内存。双数据速率同步动态随机存取存储器(DDR SDRAM)使全世界的计算机都能处理内存中的数据。DDR无处不在——不仅仅是在服务器、工作站和台式机中,它还被嵌入到消费电子产品、汽车和其他系统设计中。DDR SRAM用于运行应用程序和存储数据。»阅读更多

DRAM选择成为核心设计考虑因素


芯片制造商正在密切关注各种DRAM选项,因为他们正在努力解决芯片上或封装中的问题,将附加内存提升为影响系统性能、功耗和成本的关键设计元素。这些都是越来越重要的问题,需要通过一些权衡来解决,但普遍的共识是,为了达到更高的性能水平……»阅读更多

提高内存效率和性能


这是CXL vs. OMI两部分中的第二部分。第一部分可以在这里找到。作为优化现有资源以处理不断增长的数据量的方式,内存池和共享越来越受欢迎。使用这些方法,许多不同的机器或处理元素可以根据需要访问内存。CXL和OMI这两个协议被用来简化…»阅读更多

←老帖子
Baidu