标签:回偏置

大变化eFPGAs
通过埃德·斯珀林2020年5月- 11 -评论:0

的CEO杰夫•泰特Flex Logix,与半导体工程对嵌入式fpga,为什么这是更容易比其他的一些公司,为什么这很重要,给房间添加灵活性ASIC,和该技术的主要应用是什么。»阅读更多

FD-SOI采用扩展
通过埃德·斯珀林- 2月21日,2018 -评论:2

完全耗尽的绝缘体(FD-SOI)是取得进展的新市场,从物联网汽车机器学习,和大幅偏离原来的位置作为一个成本更低的替代finFET-based设计。多年来,[getkc id = " 220 " kc_name =“FD-SOI”)被视为非此即彼的解决方案针对相同的市场大部分[gettech id = " 31093 " c…»阅读更多

挑战先进的节点
通过埃德·斯珀林8月19日,2015 -评论:0

半导体工程坐下来讨论finFETs 22纳米FD-SOI以及市场如何细分与玛丽Semeria在接下来的几年里,首席执行官(getentity id = " 22192 " e_name =“Leti”);产品管理副总裁帕特里克Soheili和企业发展[getentity id = " 22242 " e_name = " eSilicon "];首席执行官保罗Boudre Soitec;全球副总裁和Subramani Kengeri……»阅读更多

有多难FD-SOI设计?
通过安Mutschler——5月21日,2015 -评论:0

耗竭绝缘体([getkc id = " 220 " kc_name = " FD-SOI "])制造技术达到的点准备大规模生产在3月底。一起,现在清楚,虽然有一些对设计流程的影响,这些影响并非游戏改变者。首先,目前使用的工具必须是相同的28 nm平面CMOS。辊筒……»阅读更多

所有道路点…但当?
通过埃德·斯珀林- 7月17日,2014 -评论:0

的一个清晰的消息在本月半导体西是堆叠很快就死去了。唯一的问题是如何很快。这不是很简单的回答。这取决于很多因素,其中大部分是没有明确的答案。首先,谁也不能确定在14/16nm成本方程的样子,尤其是一旦过程技术越来越成熟。其他……»阅读更多

应对新的瓶颈
通过埃德·斯珀林- 11年7月,2013 -评论:0

艾德·斯珀林,选项的数量提高效率和性能的设计继续增加,挑战芯片的数量在先进工艺节点越来越多,出门了。细电线,路由拥塞,更多权力领域,IP集成和光刻技术问题是密谋使设计比过去更加困难。那么为什么不�…»阅读更多

扩展的卑微的存储器
通过马克LaPedus- 05年6月,2013 -评论:0

由马克LaPedus芯片制造商面临着众多的挑战在20 nm逻辑节点,包括填鸭式的任务更多的功能在同一芯片的前提下对权力和性能。有一个重大的挑战中经常被忽视的equation-scaling低静态RAM(存储器)。在一个关键的应用程序中,存储器组件用于生产片上缓存的记忆……»阅读更多

  • 赞助商

关于

导航

与我们联系

版权©2013 - 2023 SMG |服务条款|隐私政策
Baidu